Buchumschlag

Shavette: Low Power Neural Network Acceleration via Algorithm-level Error Detection and Undervolting

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Rinkinen, Mikael, Koskinen, Lauri, Silven, Olli, Safarpour, Mehdi
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture Artificial Intelligence
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Near-Threshold Voltage Massive MIMO Computing
von: Rinkinen, Mikael, et al.
Veröffentlicht: (2025)

Low Power Approximate Multiplier Architecture for Deep Neural Networks
von: Jaswal, Pragun, et al.
Veröffentlicht: (2025)

Optimizing Neural Networks with Learnable Non-Linear Activation Functions via Lookup-Based FPGA Acceleration
von: Yin, Mengyuan, et al.
Veröffentlicht: (2025)

Monitor Placement for Fault Localization in Deep Neural Network Accelerators
von: Liu, Wei-Kai
Veröffentlicht: (2023)

BF-IMNA: A Bit Fluid In-Memory Neural Architecture for Neural Network Acceleration
von: Rakka, Mariam, et al.
Veröffentlicht: (2024)

A Configurable and Efficient Memory Hierarchy for Neural Network Hardware Accelerator
von: Bause, Oliver, et al.
Veröffentlicht: (2024)

Accelerating MRI Uncertainty Estimation with Mask-based Bayesian Neural Network
von: Zhang, Zehuan, et al.
Veröffentlicht: (2024)

Comprehensive Design Space Exploration for Tensorized Neural Network Hardware Accelerators
von: Zhang, Jinsong, et al.
Veröffentlicht: (2025)

FPGA-Based Neural Network Accelerators for Space Applications: A Survey
von: Antunes, Pedro, et al.
Veröffentlicht: (2025)

BiKA: Kolmogorov-Arnold-Network-inspired Ultra Lightweight Neural Network Hardware Accelerator
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)

GRAU: Generic Reconfigurable Activation Unit Design for Neural Network Hardware Accelerators
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)

GENIAL: Generative Design Space Exploration via Network Inversion for Low Power Algorithmic Logic Units
von: Bouvier, Maxence, et al.
Veröffentlicht: (2025)

Embedded FPGA Acceleration of Brain-Like Neural Networks: Online Learning to Scalable Inference
von: Hafiz, Muhammad Ihsan Al, et al.
Veröffentlicht: (2025)

Adaptive Robotic Arm Control with a Spiking Recurrent Neural Network on a Digital Accelerator
von: Linares-Barranco, Alejandro, et al.
Veröffentlicht: (2024)

Characterizing Soft-Error Resiliency in Arm's Ethos-U55 Embedded Machine Learning Accelerator
von: Tyagi, Abhishek, et al.
Veröffentlicht: (2024)

Neuromorphic Computing for Low-Power Artificial Intelligence
von: Katti, Keshava, et al.
Veröffentlicht: (2026)

Neural Network Acceleration on MPSoC board: Integrating SLAC's SNL, Rogue Software and Auto-SNL
von: Rahali, Hamza Ezzaoui, et al.
Veröffentlicht: (2025)

Expert Streaming: Accelerating Low-Batch MoE Inference via Multi-chiplet Architecture and Dynamic Expert Trajectory Scheduling
von: Ma, Songchen, et al.
Veröffentlicht: (2026)

TRAM: Training Approximate Multiplier Structures for Low-Power AI Accelerators
von: Meng, Chang, et al.
Veröffentlicht: (2026)

Exploration of Unary Arithmetic-Based Matrix Multiply Units for Low Precision DL Accelerators
von: Vellaisamy, Prabhu, et al.
Veröffentlicht: (2026)

KAN-SAs: Efficient Acceleration of Kolmogorov-Arnold Networks on Systolic Arrays
von: Errabii, Sohaib, et al.
Veröffentlicht: (2025)

Idle is the New Sleep: Configuration-Aware Alternative to Powering Off FPGA-Based DL Accelerators During Inactivity
von: Qian, Chao, et al.
Veröffentlicht: (2024)

Guidance and Control Neural Network Acceleration using Memristors
von: Rudge, Zacharia A., et al.
Veröffentlicht: (2025)

HALO: Memory-Centric Heterogeneous Accelerator with 2.5D Integration for Low-Batch LLM Inference
von: Negi, Shubham, et al.
Veröffentlicht: (2025)

SPADE: Sparse Pillar-based 3D Object Detection Accelerator for Autonomous Driving
von: Lee, Minjae, et al.
Veröffentlicht: (2023)

Tempus Core: Area-Power Efficient Temporal-Unary Convolution Core for Low-Precision Edge DLAs
von: Vellaisamy, Prabhu, et al.
Veröffentlicht: (2024)

Accelerating Post-Quantum Cryptography via LLM-Driven Hardware-Software Co-Design
von: Liao, Yuchao, et al.
Veröffentlicht: (2026)

KANtize: Exploring Low-bit Quantization of Kolmogorov-Arnold Networks for Efficient Inference
von: Errabii, Sohaib, et al.
Veröffentlicht: (2026)

AMPLE: Event-Driven Accelerator for Mixed-Precision Inference of Graph Neural Networks
von: Gimenes, Pedro, et al.
Veröffentlicht: (2025)

FPGA Resource-aware Structured Pruning for Real-Time Neural Networks
von: Ramhorst, Benjamin, et al.
Veröffentlicht: (2023)

Dynamic Co-Optimization Compiler: Leveraging Multi-Agent Reinforcement Learning for Enhanced DNN Accelerator Performance
von: Fayyazi, Arya, et al.
Veröffentlicht: (2024)

Sparsity-Aware Hardware-Software Co-Design of Spiking Neural Networks: An Overview
von: Aliyev, Ilkin, et al.
Veröffentlicht: (2024)

A 10.60 $μ$W 150 GOPS Mixed-Bit-Width Sparse CNN Accelerator for Life-Threatening Ventricular Arrhythmia Detection
von: Qin, Yifan, et al.
Veröffentlicht: (2024)

GNNBuilder: An Automated Framework for Generic Graph Neural Network Accelerator Generation, Simulation, and Optimization
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2023)

Enhancing LUT-based Deep Neural Networks Inference through Architecture and Connectivity Optimization
von: Lou, Binglei, et al.
Veröffentlicht: (2026)

SparseLUT: Sparse Connectivity Optimization for Lookup Table-based Deep Neural Networks
von: Lou, Binglei, et al.
Veröffentlicht: (2025)

Phi: Leveraging Pattern-based Hierarchical Sparsity for High-Efficiency Spiking Neural Networks
von: Wei, Chiyue, et al.
Veröffentlicht: (2025)

Adaptive Genetic Algorithms for Pulse-Level Quantum Error Mitigation
von: Aguilar-Calvo, William, et al.
Veröffentlicht: (2025)

MARCA: Mamba Accelerator with ReConfigurable Architecture
von: Li, Jinhao, et al.
Veröffentlicht: (2024)

ArchPower: Dataset for Architecture-Level Power Modeling of Modern CPU Design
von: Zhang, Qijun, et al.
Veröffentlicht: (2025)