Buchumschlag

Formalising CXL Cache Coherence

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Tan, Chengsong, Donaldson, Alastair F., Wickerson, John
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture Programming Languages 68 (Primary) C.1; F.3
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

C for a tiny system
von: Krause, Philipp Klaus, et al.
Veröffentlicht: (2020)

A High-level Synthesis Toolchain for the Julia Language
von: Short, Benedict, et al.
Veröffentlicht: (2025)

Hardware.jl - An MLIR-based Julia HLS Flow (Work in Progress)
von: Short, Benedict, et al.
Veröffentlicht: (2025)

ChiBench: a Benchmark Suite for Testing Electronic Design Automation Tools
von: Sumitani, Rafael, et al.
Veröffentlicht: (2024)

$Δ$-Nets: Interaction-Based System for Optimal Parallel $λ$-Reduction
von: Salvadori, Daniel Augusto Rizzi
Veröffentlicht: (2025)

Vectorization of Verilog Designs and its Effects on Verification and Synthesis
von: Guimarães, Maria Fernanda Oliveira, et al.
Veröffentlicht: (2026)

Accelerating State-Vector Quantum Simulation on Integrated GPUs via Cache Locality Optimization: A Cross-Architecture Evaluation
von: Thomaz, Gabriel Fernandes, et al.
Veröffentlicht: (2026)

Ember: A Compiler for Efficient Embedding Operations on Decoupled Access-Execute Architectures
von: Siracusa, Marco, et al.
Veröffentlicht: (2025)

Computing with Clocks
von: Edwards, Jonathan, et al.
Veröffentlicht: (2024)

Fast and Practical Strassen's Matrix Multiplication using FPGAs
von: Ahmad, Afzal, et al.
Veröffentlicht: (2024)

Make LLM Inference Affordable to Everyone: Augmenting GPU Memory with NDP-DIMM
von: Liu, Lian, et al.
Veröffentlicht: (2025)

MEDEA: A Design-Time Multi-Objective Manager for Energy-Efficient DNN Inference on Heterogeneous Ultra-Low Power Platforms
von: Taji, Hossein, et al.
Veröffentlicht: (2025)

AXI4MLIR: User-Driven Automatic Host Code Generation for Custom AXI-Based Accelerators
von: Agostini, Nicolas Bohm, et al.
Veröffentlicht: (2023)

AutoVeriFix+: High-Correctness RTL Generation via Trace-Aware Causal Fix and Semantic Redundancy Pruning
von: Tan, Yan, et al.
Veröffentlicht: (2026)

Improving Memory Dependence Prediction with Static Analysis
von: Panayi, Luke, et al.
Veröffentlicht: (2024)

PG-MDP: Profile-Guided Memory Dependence Prediction for Area-Constrained Cores
von: Panayi, Luke, et al.
Veröffentlicht: (2026)

The Monte Carlo Method and New Device and Architectural Techniques for Accelerating It
von: Petangoda, Janith, et al.
Veröffentlicht: (2025)

Anvil: A General-Purpose Timing-Safe Hardware Description Language
von: Yu, Jason Zhijingcheng, et al.
Veröffentlicht: (2025)

Inside VOLT: Designing an Open-Source GPU Compiler
von: Jeong, Shinnung, et al.
Veröffentlicht: (2025)

NEURA: A Unified and Retargetable Compilation Framework for Coarse-Grained Reconfigurable Architectures
von: Li, Shangkun, et al.
Veröffentlicht: (2026)

Optimization of 32-bit Unsigned Division by Constants on 64-bit Targets
von: Mitsunari, Shigeo, et al.
Veröffentlicht: (2026)

Bottom-Up Generation of Verilog Designs for Testing EDA Tools
von: Vieira, João Victor Amorim, et al.
Veröffentlicht: (2025)

CGRA4ML: A Hardware/Software Framework to Implement Neural Networks for Scientific Edge Computing
von: Abarajithan, G, et al.
Veröffentlicht: (2024)

A Survey on Hardware Accelerators for Large Language Models
von: Kachris, Christoforos
Veröffentlicht: (2024)

SynapticCore-X: A Modular Neural Processing Architecture for Low-Cost FPGA Acceleration
von: Parameshwara, Arya
Veröffentlicht: (2025)

Systolic Arrays and Structured Pruning Co-design for Efficient Transformers in Edge Systems
von: Palacios, Pedro, et al.
Veröffentlicht: (2024)

Kernel Looping: Eliminating Synchronization Boundaries for Peak Inference Performance
von: Koeplinger, David, et al.
Veröffentlicht: (2024)

Register Aggregation for Hardware Decompilation
von: Rao, Varun, et al.
Veröffentlicht: (2024)

Relaxed exception semantics for Arm-A (extended version)
von: Simner, Ben, et al.
Veröffentlicht: (2024)

An Optimizing Framework on MLIR for Efficient FPGA-based Accelerator Generation
von: Zhang, Weichuang, et al.
Veröffentlicht: (2024)

There and Back Again: A Netlist's Tale with Much Egraphin'
von: Smith, Gus Henry, et al.
Veröffentlicht: (2024)

Scaling Program Synthesis Based Technology Mapping with Equality Saturation
von: Smith, Gus Henry, et al.
Veröffentlicht: (2024)

SSR: Spatial Sequential Hybrid Architecture for Latency Throughput Tradeoff in Transformer Acceleration
von: Zhuang, Jinming, et al.
Veröffentlicht: (2024)

E-Syn: E-Graph Rewriting with Technology-Aware Cost Functions for Logic Synthesis
von: Chen, Chen, et al.
Veröffentlicht: (2024)

Tywaves: A Typed Waveform Viewer for Chisel
von: Meloni, Raffaele, et al.
Veröffentlicht: (2024)

From CISC to RISC: language-model guided assembly transpilation
von: Heakl, Ahmed, et al.
Veröffentlicht: (2024)

Generation of Compiler Backends from Formal Models of Hardware
von: Smith, Gus Henry
Veröffentlicht: (2024)

Parameterized Hardware Design with Latency-Abstract Interfaces
von: Nigam, Rachit, et al.
Veröffentlicht: (2024)

FPGA Technology Mapping Using Sketch-Guided Program Synthesis
von: Smith, Gus Henry, et al.
Veröffentlicht: (2024)

Optimizing High-Level Synthesis Designs with Retrieval-Augmented Large Language Models
von: Xu, Haocheng, et al.
Veröffentlicht: (2024)