Buchumschlag

ARAS: An Adaptive Low-Cost ReRAM-Based Accelerator for DNNs

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Sabri, Mohammad, Riera, Marc, González, Antonio
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Hamun: An Approximate Computation Method to Prolong the Lifespan of ReRAM-Based Accelerators
von: Sabri, Mohammad, et al.
Veröffentlicht: (2025)

HURRY: Highly Utilized, Reconfigurable ReRAM-based In-situ Accelerator with Multifunctionality
von: Shin, Hery, et al.
Veröffentlicht: (2024)

Online Soft Error Tolerance in ReRAM Crossbars for Deep Learning Accelerators
von: Khezeli, Benyamin, et al.
Veröffentlicht: (2024)

All-in-Memory Stochastic Computing using ReRAM
von: de Lima, João Paulo C., et al.
Veröffentlicht: (2025)

Pointer: An Energy-Efficient ReRAM-based Point Cloud Recognition Accelerator with Inter-layer and Intra-layer Optimizations
von: Zhang, Qijun, et al.
Veröffentlicht: (2024)

DIRC-RAG: Accelerating Edge RAG with Robust High-Density and High-Loading-Bandwidth Digital In-ReRAM Computation
von: Shao, Kunming, et al.
Veröffentlicht: (2025)

A Fully Hardware Implemented Accelerator Design in ReRAM Analog Computing without ADCs
von: Dang, Peng, et al.
Veröffentlicht: (2024)

ReCross: Efficient Embedding Reduction Scheme for In-Memory Computing using ReRAM-Based Crossbar
von: Lai, Yu-Hong, et al.
Veröffentlicht: (2025)

Algorithm-hardware co-design for Energy-Efficient A/D conversion in ReRAM-based accelerators
von: Zhang, Chenguang, et al.
Veröffentlicht: (2024)

Zero-Space Cost Fault Tolerance for Transformer-based Language Models on ReRAM
von: Li, Bingbing, et al.
Veröffentlicht: (2024)

4T2R X-ReRAM CiM Array for Variation-tolerant, Low-power, Massively Parallel MAC Operation
von: Kihara, Fuyuki, et al.
Veröffentlicht: (2025)

Sensitivity-Aware Mixed-Precision Quantization for ReRAM-based Computing-in-Memory
von: Chen, Guan-Cheng, et al.
Veröffentlicht: (2025)

FARe: Fault-Aware GNN Training on ReRAM-based PIM Accelerators
von: Dhingra, Pratyush, et al.
Veröffentlicht: (2024)

31.1 A 14.08-to-135.69Token/s ReRAM-on-Logic Stacked Outlier-Free Large-Language-Model Accelerator with Block-Clustered Weight-Compression and Adaptive Parallel-Speculative-Decoding
von: Dong, Pingcheng, et al.
Veröffentlicht: (2026)

All-in-One Analog AI Hardware: On-Chip Training and Inference with Conductive-Metal-Oxide/HfOx ReRAM Devices
von: Falcone, Donato Francesco, et al.
Veröffentlicht: (2025)

Towards Efficient LUT-based PIM: A Scalable and Low-Power Approach for Modern Workloads
von: Khabbazan, Bahareh, et al.
Veröffentlicht: (2025)

Stuck-at Faults in ReRAM Neuromorphic Circuit Array and their Correction through Machine Learning
von: Sawal, Vedant, et al.
Veröffentlicht: (2024)

An ECC-based Fault Tolerance Approach for DNNs
von: Raji, Mohsen, et al.
Veröffentlicht: (2025)

TL-nvSRAM-CIM: Ultra-High-Density Three-Level ReRAM-Assisted Computing-in-nvSRAM with DC-Power Free Restore and Ternary MAC Operations
von: Wang, Dengfeng, et al.
Veröffentlicht: (2023)

Stream: Design Space Exploration of Layer-Fused DNNs on Heterogeneous Dataflow Accelerators
von: Symons, Arne, et al.
Veröffentlicht: (2022)

DART: Input-Difficulty-AwaRe Adaptive Threshold for Early-Exit DNNs
von: Patne, Parth, et al.
Veröffentlicht: (2026)

LLMulator: Generalizable Cost Modeling for Dataflow Accelerators with Input-Adaptive Control Flow
von: Chang, Kaiyan, et al.
Veröffentlicht: (2025)

Reuse Detector: Improving the Management of STT-RAM SLLCs
von: RodrÍguez-RodrÍguez, Roberto, et al.
Veröffentlicht: (2024)

Compromising the Intelligence of Modern DNNs: On the Effectiveness of Targeted RowPress
von: Zhou, Ranyang, et al.
Veröffentlicht: (2024)

FEATHER: A Reconfigurable Accelerator with Data Reordering Support for Low-Cost On-Chip Dataflow Switching
von: Tong, Jianming, et al.
Veröffentlicht: (2024)

RangeGuard: Efficient, Bounded Approximate Error Correction for Reliable DNNs
von: Ko, Hanum, et al.
Veröffentlicht: (2026)

Kratos: An FPGA Benchmark for Unrolled DNNs with Fine-Grained Sparsity and Mixed Precision
von: Dai, Xilai, et al.
Veröffentlicht: (2024)

An Analytical Cost Model for Fast Evaluation of Multiple Compute-Engine CNN Accelerators
von: Qararyah, Fareed, et al.
Veröffentlicht: (2025)

Low-Cost Fuel Dispenser Prototype Using STM32 and an H-bridge motor driver
von: Bhuiyan, MD Zobaer Hossain, et al.
Veröffentlicht: (2025)

HOPE: Holistic STT-RAM Architecture Exploration Framework for Future Cross-Platform Analysis
von: SeyedFaraji, Saeed, et al.
Veröffentlicht: (2024)

Effective and Memory-Efficient Alternatives to ECC for Reliable Large-Scale DNNs
von: Ahmadilivani, Mohammad Hasan, et al.
Veröffentlicht: (2026)

InTAR: Inter-Task Auto-Reconfigurable Accelerator Design for High Data Volume Variation in DNNs
von: He, Zifan, et al.
Veröffentlicht: (2025)

PRIMAL: Processing-In-Memory Based Low-Rank Adaptation for LLM Inference Accelerator
von: Chong, Yue Jiet, et al.
Veröffentlicht: (2026)

HW-SW Optimization of DNNs for Privacy-preserving People Counting on Low-resolution Infrared Arrays
von: Risso, Matteo, et al.
Veröffentlicht: (2024)

PoTAcc: A Pipeline for End-to-End Acceleration of Power-of-Two Quantized DNNs
von: Saha, Rappy, et al.
Veröffentlicht: (2026)

Monad: Towards Cost-effective Specialization for Chiplet-based Spatial Accelerators
von: Hao, Xiaochen, et al.
Veröffentlicht: (2023)

Platinum: Path-Adaptable LUT-Based Accelerator Tailored for Low-Bit Weight Matrix Multiplication
von: Shan, Haoxuan, et al.
Veröffentlicht: (2025)

STT-RAM-based Hierarchical In-Memory Computing
von: Gajaria, Dhruv, et al.
Veröffentlicht: (2024)

Algorithm-Driven On-Chip Integration for High Density and Low Cost
von: Kim, Jeongeun, et al.
Veröffentlicht: (2025)

Oobleck: Low-Compromise Design for Fault Tolerant Accelerators
von: Wilks, Guy, et al.
Veröffentlicht: (2025)