Buchumschlag

Further Evaluations of a Didactic CPU Visual Simulator (CPUVSIM)

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Cortinovis, Renato, Abdellatif, Tamer Mohamed, Goyal, Devender, Capretz, Luiz Fernando
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Anatomy of the gem5 Simulator: AtomicSimpleCPU, TimingSimpleCPU, O3CPU, and Their Interaction with the Ruby Memory System
von: Söderström, Johan, et al.
Veröffentlicht: (2025)

CPU Simulation with Ranked Set Sampling and Repeated Subsampling
von: Ekman, Magnus
Veröffentlicht: (2026)

CPU Simulation Using Two-Phase Stratified Sampling
von: Ekman, Magnus
Veröffentlicht: (2026)

Branch Prediction in Hardcaml for a RISC-V 32im CPU
von: Saveau, Alex
Veröffentlicht: (2023)

Extending CPU-less parallel execution of lambda calculus in digital logic with lists and arithmetic
von: Fitchett, Harry, et al.
Veröffentlicht: (2026)

ISAAC: Intelligent, Scalable, Agile, and Accelerated CPU Verification via LLM-aided FPGA Parallelism
von: Sun, Jialin, et al.
Veröffentlicht: (2025)

QiMeng-CPU-v2: Automated Superscalar Processor Design by Learning Data Dependencies
von: Cheng, Shuyao, et al.
Veröffentlicht: (2025)

EdgeLLM: A Highly Efficient CPU-FPGA Heterogeneous Edge Accelerator for Large Language Models
von: Huang, Mingqiang, et al.
Veröffentlicht: (2024)

AgileWatts: An Energy-Efficient CPU Core Idle-State Architecture for Latency-Sensitive Server Applications
von: Yahya, Jawad Haj, et al.
Veröffentlicht: (2022)

SPEC CPU2026: Characterization, Representativeness, and Cross-Suite Comparison
von: Li, Ruihao, et al.
Veröffentlicht: (2026)

Simulation-Driven Evaluation of Chiplet-Based Architectures Using VisualSim
von: Ali, Wajid, et al.
Veröffentlicht: (2025)

EdgeMM: Multi-Core CPU with Heterogeneous AI-Extension and Activation-aware Weight Pruning for Multimodal LLMs at Edge
von: Bai, Kangbo, et al.
Veröffentlicht: (2025)

Towards CPU Performance Prediction: New Challenge Benchmark Dataset and Novel Approach
von: Liu, Xiaoman
Veröffentlicht: (2024)

CPU-Based Layout Design for Picker-to-Parts Pallet Warehouses
von: Looms, Timo, et al.
Veröffentlicht: (2025)

Confidential Computing on Heterogeneous CPU-GPU Systems: Survey and Future Directions
von: Wang, Qifan, et al.
Veröffentlicht: (2024)

Improving the Representativeness of Simulation Intervals for the Cache Memory System
von: Bueno, Nicolas, et al.
Veröffentlicht: (2024)

ArchPower: Dataset for Architecture-Level Power Modeling of Modern CPU Design
von: Zhang, Qijun, et al.
Veröffentlicht: (2025)

Hardware-Efficient CNNs: Interleaved Approximate FP32 Multipliers for Kernel Computation
von: Gowda, Bindu G, et al.
Veröffentlicht: (2025)

Memory Access Characterization of Large Language Models in CPU Environment and its Potential Impacts
von: Banasik, Spencer
Veröffentlicht: (2025)

EEspice: A Modular Circuit Simulation Platform with Parallel Device Model Evaluation via Graph Coloring
von: Bao, Xuanhao, et al.
Veröffentlicht: (2026)

Design Conductor: An agent autonomously builds a 1.5 GHz Linux-capable RISC-V CPU
von: The Verkor Team, et al.
Veröffentlicht: (2026)

E2AFS: Energy-Efficient Approximate Floating Point Square Rooter for Error Tolerant Computing
von: Goyal, Prateek, et al.
Veröffentlicht: (2026)

KeyVisor -- A Lightweight ISA Extension for Protected Key Handles with CPU-enforced Usage Policies
von: Schwarz, Fabian, et al.
Veröffentlicht: (2024)

MetaDSE: A Few-shot Meta-learning Framework for Cross-workload CPU Design Space Exploration
von: Xue, Runzhen, et al.
Veröffentlicht: (2025)

SimulatorCoder: DNN Accelerator Simulator Code Generation and Optimization via Large Language Models
von: Xia, Yuhuan, et al.
Veröffentlicht: (2026)

Concorde: Fast and Accurate CPU Performance Modeling with Compositional Analytical-ML Fusion
von: Nasr-Esfahany, Arash, et al.
Veröffentlicht: (2025)

ODIN-Based CPU-GPU Architecture with Replay-Driven Simulation and Emulation
von: Dorairaj, Nij, et al.
Veröffentlicht: (2026)

Different Perspectives of Memory System Simulation
von: Esmaili-Dokht, Pouya, et al.
Veröffentlicht: (2026)

T-SAR: A Full-Stack Co-design for CPU-Only Ternary LLM Inference via In-Place SIMD ALU Reorganization
von: Oh, Hyunwoo, et al.
Veröffentlicht: (2025)

Educating for Hardware Specialization in the Chiplet Era: A Path for the HPC Community
von: Yoshii, Kazutomo, et al.
Veröffentlicht: (2024)

Evaluation of computational and energy performance in matrix multiplication algorithms on CPU and GPU using MKL, cuBLAS and SYCL
von: Torres, L. A., et al.
Veröffentlicht: (2024)

Ariadne: A Hotness-Aware and Size-Adaptive Compressed Swap Technique for Fast Application Relaunch and Reduced CPU Usage on Mobile Devices
von: Liang, Yu, et al.
Veröffentlicht: (2025)

Web-Based Simulator of Superscalar RISC-V Processors
von: Jaros, Jiri, et al.
Veröffentlicht: (2024)

Extend IVerilog to Support Batch RTL Fault Simulation
von: Tang, Jiaping, et al.
Veröffentlicht: (2025)

Modeling and Simulating Emerging Memory Technologies: A Tutorial
von: Chen, Yun-Chih, et al.
Veröffentlicht: (2025)

GSIM: Accelerating RTL Simulation for Large-Scale Designs
von: Chen, Lu, et al.
Veröffentlicht: (2025)

Energy-Oriented Computing Architecture Simulator for SNN Training
von: Ma, Yunhao, et al.
Veröffentlicht: (2025)

Kratos: An FPGA Benchmark for Unrolled DNNs with Fine-Grained Sparsity and Mixed Precision
von: Dai, Xilai, et al.
Veröffentlicht: (2024)

Tensor Memory Engine: On-the-fly Data Reorganization for Ideal Locality
von: Hoornaert, Denis, et al.
Veröffentlicht: (2026)

Characterizing CPU-Induced Slowdowns in Multi-GPU LLM Inference
von: Chung, Euijun, et al.
Veröffentlicht: (2026)