Systolic Arrays and Structured Pruning Co-design for Efficient Transformers in Edge Systems

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Palacios, Pedro, Medina, Rafael, Rouas, Jean-Luc, Ansaloni, Giovanni, Atienza, David
Format:	Preprint
Publié:	2024
Sujets:	Hardware Architecture Artificial Intelligence 68T50 C.3; B.5.1; I.2.7
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2411.10285