Systolic Arrays and Structured Pruning Co-design for Efficient Transformers in Edge Systems

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autores principales:	Palacios, Pedro, Medina, Rafael, Rouas, Jean-Luc, Ansaloni, Giovanni, Atienza, David
Formato:	Preprint
Publicado:	2024
Materias:	Hardware Architecture Artificial Intelligence 68T50 C.3; B.5.1; I.2.7
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Internet

https://arxiv.org/abs/2411.10285