SILVIA: Automated Superword-Level Parallelism Exploitation via HLS-Specific LLVM Passes for Compute-Intensive FPGA Accelerators
Fuente:
arXiv
Gespeichert in:
| Hauptverfasser: | Brignone, Giovanni, Bosio, Roberto, Ottati, Fabrizio, Sansoè, Claudio, Lavagno, Luciano |
|---|---|
| Format: | Preprint |
| Veröffentlicht: |
2024
|
| Schlagworte: | |
| Online-Zugang: | |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Ähnliche Einträge
A DSP shared is a DSP earned: HLS Task-Level Multi-Pumping for High-Performance Low-Resource Designs
von: Brignone, Giovanni, et al.
Veröffentlicht: (2023)
von: Brignone, Giovanni, et al.
Veröffentlicht: (2023)
To Spike or Not To Spike: A Digital Hardware Perspective on Deep Learning Acceleration
von: Ottati, Fabrizio, et al.
Veröffentlicht: (2023)
von: Ottati, Fabrizio, et al.
Veröffentlicht: (2023)
eIQ Neutron: Redefining Edge-AI Inference with Integrated NPU and Compiler Innovations
von: Bamberg, Lennart, et al.
Veröffentlicht: (2025)
von: Bamberg, Lennart, et al.
Veröffentlicht: (2025)
Analyzing the capabilities of HLS and RTL tools in the design of an FPGA Montgomery Multiplier
von: Ifrim, Rares, et al.
Veröffentlicht: (2025)
von: Ifrim, Rares, et al.
Veröffentlicht: (2025)
DAE4HLS: Exposing Memory-Level Parallelism for High-Level Synthesis using Explicit Decoupling
von: Metz, David, et al.
Veröffentlicht: (2026)
von: Metz, David, et al.
Veröffentlicht: (2026)
ChatHLS: Towards Systematic Design Automation and Optimization for High-Level Synthesis
von: Li, Runkai, et al.
Veröffentlicht: (2025)
von: Li, Runkai, et al.
Veröffentlicht: (2025)
Stream-HLS: Towards Automatic Dataflow Acceleration
von: Basalama, Suhail, et al.
Veröffentlicht: (2025)
von: Basalama, Suhail, et al.
Veröffentlicht: (2025)
HiHGNN: Accelerating HGNNs through Parallelism and Data Reusability Exploitation
von: Xue, Runzhen, et al.
Veröffentlicht: (2023)
von: Xue, Runzhen, et al.
Veröffentlicht: (2023)
MING: An Automated CNN-to-Edge MLIR HLS framework
von: Bi, Jiahong, et al.
Veröffentlicht: (2026)
von: Bi, Jiahong, et al.
Veröffentlicht: (2026)
Just TestIt! An SBST Approach To Automate System-Integration Testing
von: Terzano, Tommaso, et al.
Veröffentlicht: (2025)
von: Terzano, Tommaso, et al.
Veröffentlicht: (2025)
Portable Targeted Sampling Framework Using LLVM
von: Qiu, Zhantong, et al.
Veröffentlicht: (2025)
von: Qiu, Zhantong, et al.
Veröffentlicht: (2025)
Guac: Energy-Aware and SSA-Based Generation of Coarse-Grained Merged Accelerators from LLVM-IR
von: Brumar, Iulian, et al.
Veröffentlicht: (2024)
von: Brumar, Iulian, et al.
Veröffentlicht: (2024)
Graphitron: A Domain Specific Language for FPGA-based Graph Processing Accelerator Generation
von: Zhang, Xinmiao, et al.
Veröffentlicht: (2024)
von: Zhang, Xinmiao, et al.
Veröffentlicht: (2024)
ISAAC: Intelligent, Scalable, Agile, and Accelerated CPU Verification via LLM-aided FPGA Parallelism
von: Sun, Jialin, et al.
Veröffentlicht: (2025)
von: Sun, Jialin, et al.
Veröffentlicht: (2025)
A2H-MAS: An Algorithm-to-HLS Multi-Agent System for Automated and Reliable FPGA Implementation
von: Lei, Jie, et al.
Veröffentlicht: (2025)
von: Lei, Jie, et al.
Veröffentlicht: (2025)
AutoHLS: Learning to Accelerate Design Space Exploration for HLS Designs
von: Ahmed, Md Rubel, et al.
Veröffentlicht: (2024)
von: Ahmed, Md Rubel, et al.
Veröffentlicht: (2024)
Holistic Optimization Framework for FPGA Accelerators
von: Pouget, Stéphane, et al.
Veröffentlicht: (2025)
von: Pouget, Stéphane, et al.
Veröffentlicht: (2025)
RealProbe: An Automated and Lightweight Performance Profiler for In-FPGA Execution of High-Level Synthesis Designs
von: Kim, Jiho, et al.
Veröffentlicht: (2025)
von: Kim, Jiho, et al.
Veröffentlicht: (2025)
R-HLS: An IR for Dynamic High-Level Synthesis and Memory Disambiguation based on Regions and State Edges
von: Metz, David, et al.
Veröffentlicht: (2024)
von: Metz, David, et al.
Veröffentlicht: (2024)
In-Storage Domain-Specific Acceleration for Serverless Computing
von: Mahapatra, Rohan, et al.
Veröffentlicht: (2023)
von: Mahapatra, Rohan, et al.
Veröffentlicht: (2023)
Blink: Fast Automated Design of Run-Time Power Monitors on FPGA-Based Computing Platforms
von: Galimberti, Andrea, et al.
Veröffentlicht: (2024)
von: Galimberti, Andrea, et al.
Veröffentlicht: (2024)
HLStrans: Dataset for C-to-HLS Hardware Code Synthesis
von: Zou, Qingyun, et al.
Veröffentlicht: (2025)
von: Zou, Qingyun, et al.
Veröffentlicht: (2025)
ADE-HGNN: Accelerating HGNNs through Attention Disparity Exploitation
von: Han, Dengke, et al.
Veröffentlicht: (2024)
von: Han, Dengke, et al.
Veröffentlicht: (2024)
Bombyx: OpenCilk Compilation for FPGA Hardware Acceleration
von: Shahawy, Mohamed, et al.
Veröffentlicht: (2025)
von: Shahawy, Mohamed, et al.
Veröffentlicht: (2025)
Implementation and Analysis of Thermometer Encoding in DWN FPGA Accelerators
von: Mecik, Michael, et al.
Veröffentlicht: (2025)
von: Mecik, Michael, et al.
Veröffentlicht: (2025)
UbiMoE: A Ubiquitous Mixture-of-Experts Vision Transformer Accelerator With Hybrid Computation Pattern on FPGA
von: Dong, Jiale, et al.
Veröffentlicht: (2025)
von: Dong, Jiale, et al.
Veröffentlicht: (2025)
SpecMamba: Accelerating Mamba Inference on FPGA with Speculative Decoding
von: Zhong, Linfeng, et al.
Veröffentlicht: (2025)
von: Zhong, Linfeng, et al.
Veröffentlicht: (2025)
A Reconfigurable Framework for AI-FPGA Agent Integration and Acceleration
von: Yunusoglu, Aybars, et al.
Veröffentlicht: (2026)
von: Yunusoglu, Aybars, et al.
Veröffentlicht: (2026)
SPRING: Systematic Profiling of Randomly Interconnected Neural Networks Generated by HLS
von: Shi, Rui, et al.
Veröffentlicht: (2025)
von: Shi, Rui, et al.
Veröffentlicht: (2025)
Hardware Efficient Accelerator for Spiking Transformer With Reconfigurable Parallel Time Step Computing
von: Chen, Bo-Yu, et al.
Veröffentlicht: (2025)
von: Chen, Bo-Yu, et al.
Veröffentlicht: (2025)
DP-HLS: A High-Level Synthesis Framework for Accelerating Dynamic Programming Algorithms in Bioinformatics
von: Cao, Yingqi, et al.
Veröffentlicht: (2024)
von: Cao, Yingqi, et al.
Veröffentlicht: (2024)
TurboFuzz: FPGA Accelerated Hardware Fuzzing for Processor Agile Verification
von: Zhong, Yang, et al.
Veröffentlicht: (2025)
von: Zhong, Yang, et al.
Veröffentlicht: (2025)
SuperUROP: An FPGA-Based Spatial Accelerator for Sparse Matrix Operations
von: Parthasarathy, Rishab
Veröffentlicht: (2025)
von: Parthasarathy, Rishab
Veröffentlicht: (2025)
An Irredundant and Compressed Data Layout to Optimize Bandwidth Utilization of FPGA Accelerators
von: Ferry, Corentin, et al.
Veröffentlicht: (2024)
von: Ferry, Corentin, et al.
Veröffentlicht: (2024)
A High-Throughput FPGA Accelerator for Lightweight CNNs With Balanced Dataflow
von: Zhao, Zhiyuan, et al.
Veröffentlicht: (2024)
von: Zhao, Zhiyuan, et al.
Veröffentlicht: (2024)
Efficient and Accurate Graph Classification with Hyperdimensional Computing on FPGA
von: Arockiaraj, Jebacyril, et al.
Veröffentlicht: (2025)
von: Arockiaraj, Jebacyril, et al.
Veröffentlicht: (2025)
ForgeHLS: A Large-Scale, Open-Source Dataset for High-Level Synthesis
von: Peng, Zedong, et al.
Veröffentlicht: (2025)
von: Peng, Zedong, et al.
Veröffentlicht: (2025)
ControlPULP: A RISC-V On-Chip Parallel Power Controller for Many-Core HPC Processors with FPGA-Based Hardware-In-The-Loop Power and Thermal Emulation
von: Ottaviano, Alessandro, et al.
Veröffentlicht: (2023)
von: Ottaviano, Alessandro, et al.
Veröffentlicht: (2023)
Hummingbird: A Smaller and Faster Large Language Model Accelerator on Embedded FPGA
von: Li, Jindong, et al.
Veröffentlicht: (2025)
von: Li, Jindong, et al.
Veröffentlicht: (2025)
FAST-Prefill: FPGA Accelerated Sparse Attention for Long Context LLM Prefill
von: Jayanth, Rakshith, et al.
Veröffentlicht: (2026)
von: Jayanth, Rakshith, et al.
Veröffentlicht: (2026)
Ähnliche Einträge
-
A DSP shared is a DSP earned: HLS Task-Level Multi-Pumping for High-Performance Low-Resource Designs
von: Brignone, Giovanni, et al.
Veröffentlicht: (2023) -
To Spike or Not To Spike: A Digital Hardware Perspective on Deep Learning Acceleration
von: Ottati, Fabrizio, et al.
Veröffentlicht: (2023) -
eIQ Neutron: Redefining Edge-AI Inference with Integrated NPU and Compiler Innovations
von: Bamberg, Lennart, et al.
Veröffentlicht: (2025) -
Analyzing the capabilities of HLS and RTL tools in the design of an FPGA Montgomery Multiplier
von: Ifrim, Rares, et al.
Veröffentlicht: (2025) -
DAE4HLS: Exposing Memory-Level Parallelism for High-Level Synthesis using Explicit Decoupling
von: Metz, David, et al.
Veröffentlicht: (2026)