Automatically Improving LLM-based Verilog Generation using EDA Tool Feedback

Documenti analoghi

• Evaluating LLMs for Hardware Design and Test
  di: Blocklove, Jason, et al.
  Pubblicazione: (2024)
• AutoChip: Automating HDL Generation Using LLM Feedback
  di: Thakur, Shailja, et al.
  Pubblicazione: (2023)
• LLM-aided explanations of EDA synthesis errors
  di: Qiu, Siyu, et al.
  Pubblicazione: (2024)
• VeriInteresting: An Empirical Study of Model Prompt Interactions in Verilog Code Generation
  di: Collini, Luca, et al.
  Pubblicazione: (2026)
• LLM-Aided Testbench Generation and Bug Detection for Finite-State Machines
  di: Bhandari, Jitendra, et al.
  Pubblicazione: (2024)