Single Event Upsets characterization of 65 nm CMOS 6T and 8T SRAM cells for ground level environment

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autores principales:	Malagon, Daniel, Torrens, Gabriel, Segura, Jaume, Bota, Sebastia A.
Formato:	Preprint
Publicado:	2024
Materias:	Instrumentation and Detectors Hardware Architecture High Energy Physics - Experiment
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Internet

https://arxiv.org/abs/2411.17198