A 65-nm Reliable 6T CMOS SRAM Cell with Minimum Size Transistors

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Torrens, Gabriel, Alorda, Bartomeu, Carmona, Cristian, Malagon-Perianez, Daniel, Segura, Jaume, Bota, Sebastia Antoni
Format:	Preprint
Publié:	2024
Sujets:	Hardware Architecture
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2411.18114