A 65-nm Reliable 6T CMOS SRAM Cell with Minimum Size Transistors

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autores principales:	Torrens, Gabriel, Alorda, Bartomeu, Carmona, Cristian, Malagon-Perianez, Daniel, Segura, Jaume, Bota, Sebastia Antoni
Formato:	Preprint
Publicado:	2024
Materias:	Hardware Architecture
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Internet

https://arxiv.org/abs/2411.18114