A 64-Channel Precision Time-to-Digital Converter with Average 4.77 ps RMS Implemented in a 28 nm FPGA

Fuente: arXiv
Salvato in:
Dettagli Bibliografici
Autori principali: Liang, Zehong, Yan, Xiongbo, Ning, Zhe, Hu, Jun, Jiang, Xiaoshan, Sun, Yunhua, Pan, Weiyan, Ye, Jingbo
Natura: Preprint
Pubblicazione: 2024
Soggetti:
Accesso online:
Tags: Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!