A 64-Channel Precision Time-to-Digital Converter with Average 4.77 ps RMS Implemented in a 28 nm FPGA

Fuente: arXiv
Enregistré dans:
Détails bibliographiques
Auteurs principaux: Liang, Zehong, Yan, Xiongbo, Ning, Zhe, Hu, Jun, Jiang, Xiaoshan, Sun, Yunhua, Pan, Weiyan, Ye, Jingbo
Format: Preprint
Publié: 2024
Sujets:
Accès en ligne:
Tags: Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!

Documents similaires