Fast-Locking and High-Resolution Mixed-Mode DLL with Binary Search and Clock Failure Detection for Wide Frequency Ranges in 3-nm FinFET CMOS
Fuente:
arXiv
Gespeichert in:
| Hauptverfasser: | Wainstein, Nicolás, Avitay, Eran, Avner, Eugene |
|---|---|
| Format: | Preprint |
| Veröffentlicht: |
2025
|
| Schlagworte: | |
| Online-Zugang: | |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Ähnliche Einträge
Enhanced LPDDR4X PHY in 12 nm FinFET
von: Feldmann, Johannes, et al.
Veröffentlicht: (2025)
von: Feldmann, Johannes, et al.
Veröffentlicht: (2025)
A Reconfigurable Time-Domain In-Memory Computing Macro using FeFET-Based CAM with Multilevel Delay Calibration in 28 nm CMOS
von: Mattar, Jeries, et al.
Veröffentlicht: (2025)
von: Mattar, Jeries, et al.
Veröffentlicht: (2025)
Energy-efficient SNN Architecture using 3nm FinFET Multiport SRAM-based CIM with Online Learning
von: Huijbregts, Lucas, et al.
Veröffentlicht: (2024)
von: Huijbregts, Lucas, et al.
Veröffentlicht: (2024)
Occamy: A 432-Core Dual-Chiplet Dual-HBM2E 768-DP-GFLOP/s RISC-V System for 8-to-64-bit Dense and Sparse Computing in 12nm FinFET
von: Scheffler, Paul, et al.
Veröffentlicht: (2025)
von: Scheffler, Paul, et al.
Veröffentlicht: (2025)
Ultra-Low-Power Spiking Neurons in 7 nm FinFET Technology: A Comparative Analysis of Leaky Integrate-and-Fire, Morris-Lecar, and Axon-Hillock Architectures
von: Larsh, Logan, et al.
Veröffentlicht: (2025)
von: Larsh, Logan, et al.
Veröffentlicht: (2025)
T-REX: A 68-567 μs/token, 0.41-3.95 μJ/token Transformer Accelerator with Reduced External Memory Access and Enhanced Hardware Utilization in 16nm FinFET
von: Moon, Seunghyun, et al.
Veröffentlicht: (2025)
von: Moon, Seunghyun, et al.
Veröffentlicht: (2025)
Occamy: A 432-Core 28.1 DP-GFLOP/s/W 83% FPU Utilization Dual-Chiplet, Dual-HBM2E RISC-V-based Accelerator for Stencil and Sparse Linear Algebra Computations with 8-to-64-bit Floating-Point Support in 12nm FinFET
von: Paulin, Gianna, et al.
Veröffentlicht: (2024)
von: Paulin, Gianna, et al.
Veröffentlicht: (2024)
A 65-nm Reliable 6T CMOS SRAM Cell with Minimum Size Transistors
von: Torrens, Gabriel, et al.
Veröffentlicht: (2024)
von: Torrens, Gabriel, et al.
Veröffentlicht: (2024)
Basilisk: An End-to-End Open-Source Linux-Capable RISC-V SoC in 130nm CMOS
von: Scheffler, Paul, et al.
Veröffentlicht: (2024)
von: Scheffler, Paul, et al.
Veröffentlicht: (2024)
Embedded FPGA Developments in 130nm and 28nm CMOS for Machine Learning in Particle Detector Readout
von: Gonski, Julia, et al.
Veröffentlicht: (2024)
von: Gonski, Julia, et al.
Veröffentlicht: (2024)
Fast Generation of Custom Floating-Point Spatial Filters on FPGAs
von: Campos, Nelson, et al.
Veröffentlicht: (2024)
von: Campos, Nelson, et al.
Veröffentlicht: (2024)
A 33.6-136.2 TOPS/W Nonlinear Analog Computing-In-Memory Macro for Multi-bit LSTM Accelerator in 65 nm CMOS
von: Yang, Junyi, et al.
Veröffentlicht: (2025)
von: Yang, Junyi, et al.
Veröffentlicht: (2025)
Basilisk: A 34 mm2 End-to-End Open-Source 64-bit Linux-Capable RISC-V SoC in 130nm BiCMOS
von: Sauter, Philippe, et al.
Veröffentlicht: (2025)
von: Sauter, Philippe, et al.
Veröffentlicht: (2025)
COFFEE: A Carbon-Modeling and Optimization Framework for HZO-based FeFET eNVMs
von: Wu, Hongbang, et al.
Veröffentlicht: (2026)
von: Wu, Hongbang, et al.
Veröffentlicht: (2026)
Efficient CMOS Invertible Logic Using Stochastic Computing
von: Smithson, Sean C., et al.
Veröffentlicht: (2026)
von: Smithson, Sean C., et al.
Veröffentlicht: (2026)
A 1.1- / 0.9-nA Temperature-Independent 213- / 565-ppm/$^\circ$C Self-Biased CMOS-Only Current Reference in 65-nm Bulk and 22-nm FDSOI
von: Lefebvre, Martin, et al.
Veröffentlicht: (2023)
von: Lefebvre, Martin, et al.
Veröffentlicht: (2023)
RecFlash: Fast Recommendation System on In-Storage Computing with Frequency-Based Data Mapping
von: Baik, Jangho, et al.
Veröffentlicht: (2026)
von: Baik, Jangho, et al.
Veröffentlicht: (2026)
Synthesis of Resource-Efficient Superconducting Circuits with Clock-Free Alternating Logic
von: Volk, Jennifer, et al.
Veröffentlicht: (2024)
von: Volk, Jennifer, et al.
Veröffentlicht: (2024)
2T1R Regulated Memristor Conductance Control Array Architecture for Neuromorphic Computing using 28nm CMOS Technology
von: Kuriakose, Neethu, et al.
Veröffentlicht: (2025)
von: Kuriakose, Neethu, et al.
Veröffentlicht: (2025)
Fast Graph Vector Search via Hardware Acceleration and Delayed-Synchronization Traversal
von: Jiang, Wenqi, et al.
Veröffentlicht: (2024)
von: Jiang, Wenqi, et al.
Veröffentlicht: (2024)
A Multi-Stage Potts Machine based on Coupled CMOS Ring Oscillators
von: Gonul, Yilmaz Ege, et al.
Veröffentlicht: (2025)
von: Gonul, Yilmaz Ege, et al.
Veröffentlicht: (2025)
An Affordable Experimental Technique for SRAM Write Margin Characterization for Nanometer CMOS Technologies
von: Alorda, Bartomeu, et al.
Veröffentlicht: (2024)
von: Alorda, Bartomeu, et al.
Veröffentlicht: (2024)
Architecture, Simulation and Software Stack to Support Post-CMOS Accelerators: The ARCHYTAS Project
von: Agosta, Giovanni, et al.
Veröffentlicht: (2025)
von: Agosta, Giovanni, et al.
Veröffentlicht: (2025)
A Systematic Approach for Multi-objective Double-side Clock Tree Synthesis
von: Jiang, Xun, et al.
Veröffentlicht: (2025)
von: Jiang, Xun, et al.
Veröffentlicht: (2025)
AraXL: A Physically Scalable, Ultra-Wide RISC-V Vector Processor Design for Fast and Efficient Computation on Long Vectors
von: Purayil, Navaneeth Kunhi, et al.
Veröffentlicht: (2025)
von: Purayil, Navaneeth Kunhi, et al.
Veröffentlicht: (2025)
vCLIC: Towards Fast Interrupt Handling in Virtualized RISC-V Mixed-criticality Systems
von: Zelioli, Enrico, et al.
Veröffentlicht: (2024)
von: Zelioli, Enrico, et al.
Veröffentlicht: (2024)
Design and In-training Optimization of Binary Search ADC for Flexible Classifiers
von: Duarte, Paula Carolina Lozano, et al.
Veröffentlicht: (2024)
von: Duarte, Paula Carolina Lozano, et al.
Veröffentlicht: (2024)
Fault Tolerant Design of IGZO-based Binary Search ADCs
von: Duarte, Paula Carolina Lozano, et al.
Veröffentlicht: (2026)
von: Duarte, Paula Carolina Lozano, et al.
Veröffentlicht: (2026)
Partial Cross-Compilation and Mixed Execution for Accelerating Dynamic Binary Translation
von: Gu, Yuhao, et al.
Veröffentlicht: (2025)
von: Gu, Yuhao, et al.
Veröffentlicht: (2025)
Single Event Upsets characterization of 65 nm CMOS 6T and 8T SRAM cells for ground level environment
von: Malagon, Daniel, et al.
Veröffentlicht: (2024)
von: Malagon, Daniel, et al.
Veröffentlicht: (2024)
Exploiting the Lock: Leveraging MiG-V's Logic Locking for Secret-Data Extraction
von: Reimann, Lennart M., et al.
Veröffentlicht: (2024)
von: Reimann, Lennart M., et al.
Veröffentlicht: (2024)
PiC-BNN: A 128-kbit 65 nm Processing-in-CAM-Based End-to-End Binary Neural Network Accelerator
von: Harary, Yuval, et al.
Veröffentlicht: (2026)
von: Harary, Yuval, et al.
Veröffentlicht: (2026)
An Open-Source Flow for Single-Phase, Edge-Triggered to Two-Phase, Non-Overlapping Clocking Conversion
von: Pedroso, Paolo, et al.
Veröffentlicht: (2026)
von: Pedroso, Paolo, et al.
Veröffentlicht: (2026)
Content Addressable Memory Design with Reference Resistor for Improved Search Resolution
von: Narla, Siri, et al.
Veröffentlicht: (2025)
von: Narla, Siri, et al.
Veröffentlicht: (2025)
On the Excitability of Ultra-Low-Power CMOS Analog Spiking Neurons
von: Van Brandt, Léopold, et al.
Veröffentlicht: (2025)
von: Van Brandt, Léopold, et al.
Veröffentlicht: (2025)
Pragmatic Formal Verification Methodology for Clock Domain Crossing (CDC)
von: Kumar, Aman, et al.
Veröffentlicht: (2024)
von: Kumar, Aman, et al.
Veröffentlicht: (2024)
An Integrated Failure and Threat Mode and Effect Analysis (FTMEA) Framework with Quantified Cross-Domain Correlation Factors for Automotive Semiconductors
von: Armato, Antonino, et al.
Veröffentlicht: (2026)
von: Armato, Antonino, et al.
Veröffentlicht: (2026)
Utilizing Layout Effects for Analog Logic Locking
von: Aljafar, Muayad J., et al.
Veröffentlicht: (2024)
von: Aljafar, Muayad J., et al.
Veröffentlicht: (2024)
The Impact of Logic Locking on Confidentiality: An Automated Evaluation
von: Reimann, Lennart M., et al.
Veröffentlicht: (2025)
von: Reimann, Lennart M., et al.
Veröffentlicht: (2025)
Prime+Retouch: When Cache is Locked and Leaked
von: Lee, Jaehyuk, et al.
Veröffentlicht: (2024)
von: Lee, Jaehyuk, et al.
Veröffentlicht: (2024)
Ähnliche Einträge
-
Enhanced LPDDR4X PHY in 12 nm FinFET
von: Feldmann, Johannes, et al.
Veröffentlicht: (2025) -
A Reconfigurable Time-Domain In-Memory Computing Macro using FeFET-Based CAM with Multilevel Delay Calibration in 28 nm CMOS
von: Mattar, Jeries, et al.
Veröffentlicht: (2025) -
Energy-efficient SNN Architecture using 3nm FinFET Multiport SRAM-based CIM with Online Learning
von: Huijbregts, Lucas, et al.
Veröffentlicht: (2024) -
Occamy: A 432-Core Dual-Chiplet Dual-HBM2E 768-DP-GFLOP/s RISC-V System for 8-to-64-bit Dense and Sparse Computing in 12nm FinFET
von: Scheffler, Paul, et al.
Veröffentlicht: (2025) -
Ultra-Low-Power Spiking Neurons in 7 nm FinFET Technology: A Comparative Analysis of Leaky Integrate-and-Fire, Morris-Lecar, and Axon-Hillock Architectures
von: Larsh, Logan, et al.
Veröffentlicht: (2025)