Buchumschlag

Accelerating OTA Circuit Design: Transistor Sizing Based on a Transformer Model and Precomputed Lookup Tables

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Ghosh, Subhadip, Gebru, Endalk Y., Kashyap, Chandramouli V., Harjani, Ramesh, Sapatnekar, Sachin S.
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture B.7.2
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

COmPOSER: Circuit Optimization of mm-wave/RF circuits with Performance-Oriented Synthesis for Efficient Realizations
von: Ghosh, Subhadip, et al.
Veröffentlicht: (2026)

Schemato -- An LLM for Netlist-to-Schematic Conversion
von: Matsuo, Ryoga, et al.
Veröffentlicht: (2024)

Accelerating Electrostatics-based Global Placement with Enhanced FFT Computation
von: Zhang, Hangyu, et al.
Veröffentlicht: (2025)

Invited: Toward Accurate, Large-scale Electromigration Analysis and Optimization in Integrated Systems
von: Sapatnekar, Sachin S.
Veröffentlicht: (2026)

RISCBench: Benchmarking RISC-V Orchestration Efficiency in FPGA and FPGA-Like Computing Engines
von: Ojika, Dave, et al.
Veröffentlicht: (2025)

ML-based AIG Timing Prediction to Enhance Logic Optimization
von: Jiang, Wenjing, et al.
Veröffentlicht: (2024)

An Integrated UVM-TLM Co-Simulation Framework for RISC-V Functional Verification and Performance Evaluation
von: Qiu, Ruizhi, et al.
Veröffentlicht: (2025)

SAIL: SRAM-Accelerated LLM Inference System with Lookup-Table-based GEMV
von: Zhang, Jingyao, et al.
Veröffentlicht: (2025)

A Linear-Time Algorithm for Steady-State Analysis of Electromigration in General Interconnects
von: Shohel, Mohammad Abdullah Al, et al.
Veröffentlicht: (2021)

ALIGN: A System for Automating Analog Layout
von: Dhar, Tonmoy, et al.
Veröffentlicht: (2020)

Hardware Generation and Exploration of Lookup Table-Based Accelerators for 1.58-bit LLM Inference
von: Geens, Robin, et al.
Veröffentlicht: (2026)

IR-Aware ECO Timing Optimization Using Reinforcement Learning
von: Jiang, Wenjing, et al.
Veröffentlicht: (2024)

Photonic AI: A Hybrid Diffractive Holographic Neural System for Passive Optical Real-Time Image Classification
von: Hiremath, Prakul Sunil
Veröffentlicht: (2026)

Lookup Table-based Multiplication-free All-digital DNN Accelerator Featuring Self-Synchronous Pipeline Accumulation
von: Tagata, Hiroto, et al.
Veröffentlicht: (2025)

ECO-CHIP: Estimation of Carbon Footprint of Chiplet-based Architectures for Sustainable VLSI
von: Sudarshan, Chetan Choppali, et al.
Veröffentlicht: (2023)

Tiny Chiplets Enabled by Packaging Scaling: Opportunities in ESD Protection and Signal Integrity
von: Haque, Emad, et al.
Veröffentlicht: (2025)

Table-Lookup MAC: Scalable Processing of Quantised Neural Networks in FPGA Soft Logic
von: Gerlinghoff, Daniel, et al.
Veröffentlicht: (2024)

TOM: A Ternary Read-only Memory Accelerator for LLM-powered Edge Intelligence
von: Guan, Hongyi, et al.
Veröffentlicht: (2026)

Accelerating Transistor-Level Simulation of Integrated Circuits via Equivalence of RC Long-Chain Structures
von: Tang, Ruibai, et al.
Veröffentlicht: (2025)

MXFormer: A Microscaling Floating-Point Charge-Trap Transistor Compute-in-Memory Transformer Accelerator
von: Karfakis, George, et al.
Veröffentlicht: (2026)

Precomputed 1D-CNNs for Atrial Fibrillation Detection on Tiny Smart Sensor Systems
von: Einhaus, Lukas, et al.
Veröffentlicht: (2026)

T-MAN: Enabling End-to-End Low-Bit LLM Inference on NPUs via Unified Table Lookup
von: Wei, Jianyu, et al.
Veröffentlicht: (2025)

EM-Aware Physical Synthesis: Neural Inductor Modeling and Intelligent Placement & Routing for RF Circuits
von: Huang, Yilun, et al.
Veröffentlicht: (2026)

DSPE: An Energy-Efficient Edge Processor for DeepSeek Inference with MerkleTree-based Incremental Pruning, Multi-Stage Boothing Lookup and Dynamic Adaptive Posit Processing
von: Zhang, Yuhan, et al.
Veröffentlicht: (2026)

A 65-nm Reliable 6T CMOS SRAM Cell with Minimum Size Transistors
von: Torrens, Gabriel, et al.
Veröffentlicht: (2024)

LUT-DLA: Lookup Table as Efficient Extreme Low-Bit Deep Learning Accelerator
von: Li, Guoyu, et al.
Veröffentlicht: (2025)

An All-digital 8.6-nJ/Frame 65-nm Tsetlin Machine Image Classification Accelerator
von: Tunheim, Svein Anders, et al.
Veröffentlicht: (2025)

TeLLMe v2: An Efficient End-to-End Ternary LLM Prefill and Decode Accelerator with Table-Lookup Matmul on Edge FPGAs
von: Qiao, Ye, et al.
Veröffentlicht: (2025)

Vulnerabilities in Partial TEE-Shielded LLM Inference with Precomputed Noise
von: Saini, Abhishek, et al.
Veröffentlicht: (2026)

DiffAxE: Diffusion-driven Hardware Accelerator Generation and Design Space Exploration
von: Ghosh, Arkapravo, et al.
Veröffentlicht: (2025)

Optimizing Neural Networks with Learnable Non-Linear Activation Functions via Lookup-Based FPGA Acceleration
von: Yin, Mengyuan, et al.
Veröffentlicht: (2025)

Hardware-Software Co-Design for Accelerating Transformer Inference Leveraging Compute-in-Memory
von: Kim, Dong Eun, et al.
Veröffentlicht: (2025)

CircuitFusion: Multimodal Circuit Representation Learning for Agile Chip Design
von: Fang, Wenji, et al.
Veröffentlicht: (2025)

PrefixLLM: LLM-aided Prefix Circuit Design
von: Xiao, Weihua, et al.
Veröffentlicht: (2024)

SparseLUT: Sparse Connectivity Optimization for Lookup Table-based Deep Neural Networks
von: Lou, Binglei, et al.
Veröffentlicht: (2025)

Performance Analysis of DNN Inference/Training with Convolution and non-Convolution Operations
von: Esmaeilzadeh, Hadi, et al.
Veröffentlicht: (2023)

Design and Implementation of an FPGA-Based Hardware Accelerator for Transformer
von: Li, Richie, et al.
Veröffentlicht: (2025)

SA-DS: A Dataset for Large Language Model-Driven AI Accelerator Design Generation
von: Vungarala, Deepak, et al.
Veröffentlicht: (2024)

Enhanced Hybrid Temporal Computing Using Deterministic Summations for Ultra-Low-Power Accelerators
von: Sachdeva, Sachin, et al.
Veröffentlicht: (2025)

Masala-CHAI: A Large-Scale SPICE Netlist Dataset for Analog Circuits by Harnessing AI
von: Bhandari, Jitendra, et al.
Veröffentlicht: (2024)