Buchumschlag

InTAR: Inter-Task Auto-Reconfigurable Accelerator Design for High Data Volume Variation in DNNs

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	He, Zifan, Truong, Anderson, Cao, Yingqi, Cong, Jason
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture Machine Learning
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

FlexLLM: Composable HLS Library for Flexible Hybrid LLM Accelerator Design
von: Zhang, Jiahao, et al.
Veröffentlicht: (2026)

Hardware/Software Co-Design of RISC-V Extensions for Accelerating Sparse DNNs on FPGAs
von: Sabih, Muhammad, et al.
Veröffentlicht: (2025)

PoTAcc: A Pipeline for End-to-End Acceleration of Power-of-Two Quantized DNNs
von: Saha, Rappy, et al.
Veröffentlicht: (2026)

Effective and Memory-Efficient Alternatives to ECC for Reliable Large-Scale DNNs
von: Ahmadilivani, Mohammad Hasan, et al.
Veröffentlicht: (2026)

An FPGA-Based Reconfigurable Accelerator for Convolution-Transformer Hybrid EfficientViT
von: Shao, Haikuo, et al.
Veröffentlicht: (2024)

AutoHLS: Learning to Accelerate Design Space Exploration for HLS Designs
von: Ahmed, Md Rubel, et al.
Veröffentlicht: (2024)

HW-SW Optimization of DNNs for Privacy-preserving People Counting on Low-resolution Infrared Arrays
von: Risso, Matteo, et al.
Veröffentlicht: (2024)

Iceberg: Enhancing HLS Modeling with Synthetic Data
von: Ding, Zijian, et al.
Veröffentlicht: (2025)

Designing Efficient LLM Accelerators for Edge Devices
von: Haris, Jude, et al.
Veröffentlicht: (2024)

GCoD: Graph Convolutional Network Acceleration via Dedicated Algorithm and Accelerator Co-Design
von: You, Haoran, et al.
Veröffentlicht: (2021)

When Small Variations Become Big Failures: Reliability Challenges in Compute-in-Memory Neural Accelerators
von: Qin, Yifan, et al.
Veröffentlicht: (2026)

A Tiny Supervised ODL Core with Auto Data Pruning for Human Activity Recognition
von: Matsutani, Hiroki, et al.
Veröffentlicht: (2024)

Efficient Task Transfer for HLS DSE
von: Ding, Zijian, et al.
Veröffentlicht: (2024)

FedChip: Federated LLM for Artificial Intelligence Accelerator Chip Design
von: Nazzal, Mahmoud, et al.
Veröffentlicht: (2025)

Learning to Compare Hardware Designs for High-Level Synthesis
von: Bai, Yunsheng, et al.
Veröffentlicht: (2024)

Cross-Modality Program Representation Learning for Electronic Design Automation with High-Level Synthesis
von: Qin, Zongyue, et al.
Veröffentlicht: (2024)

Stream: Design Space Exploration of Layer-Fused DNNs on Heterogeneous Dataflow Accelerators
von: Symons, Arne, et al.
Veröffentlicht: (2022)

FLAASH: Flexible Accelerator Architecture for Sparse High-Order Tensor Contraction
von: Kulp, Gabriel, et al.
Veröffentlicht: (2024)

An Efficient Data Reuse with Tile-Based Adaptive Stationary for Transformer Accelerators
von: Li, Tseng-Jen, et al.
Veröffentlicht: (2025)

RCNet: $ΔΣ$ IADCs as Recurrent AutoEncoders
von: Verdant, Arnaud, et al.
Veröffentlicht: (2025)

RACE-IT: A Reconfigurable Analog Computing Engine for In-Memory Transformer Acceleration
von: Zhao, Lei, et al.
Veröffentlicht: (2023)

EVA: Accelerating LLM Decoding via an Efficient Vector Quantization Architecture
von: Duan, Bowen, et al.
Veröffentlicht: (2026)

DART: Input-Difficulty-AwaRe Adaptive Threshold for Early-Exit DNNs
von: Patne, Parth, et al.
Veröffentlicht: (2026)

MetaML-Pro: Cross-Stage Design Flow Automation for Efficient Deep Learning Acceleration
von: Que, Zhiqiang, et al.
Veröffentlicht: (2025)

FORTALESA: Fault-Tolerant Reconfigurable Systolic Array for DNN Inference
von: Cherezova, Natalia, et al.
Veröffentlicht: (2025)

Hardware Software Optimizations for Fast Model Recovery on Reconfigurable Architectures
von: Xu, Bin, et al.
Veröffentlicht: (2025)

DAISM: Digital Approximate In-SRAM Multiplier-based Accelerator for DNN Training and Inference
von: Sonnino, Lorenzo, et al.
Veröffentlicht: (2023)

Deep Inverse Design for High-Level Synthesis
von: Chang, Ping, et al.
Veröffentlicht: (2024)

GPT4AIGChip: Towards Next-Generation AI Accelerator Design Automation via Large Language Models
von: Fu, Yonggan, et al.
Veröffentlicht: (2023)

PowerGenie: Analytically-Guided Evolutionary Discovery of Superior Reconfigurable Power Converters
von: Gao, Jian, et al.
Veröffentlicht: (2026)

HaShiFlex: A High-Throughput Hardened Shifter DNN Accelerator with Fine-Tuning Flexibility
von: Herbst, Jonathan, et al.
Veröffentlicht: (2025)

Torch2Chip: An End-to-end Customizable Deep Neural Network Compression and Deployment Toolkit for Prototype Hardware Accelerator Design
von: Meng, Jian, et al.
Veröffentlicht: (2024)

Hardware-Aware Data and Instruction Mapping for AI Tasks: Balancing Parallelism, I/O and Memory Tradeoffs
von: Chowdhury, Md Rownak Hossain, et al.
Veröffentlicht: (2025)

Reconfigurable Computing Challenge: Real-Time Graph Neural Networks for Online Event Selection in Big Science
von: Neu, Marc, et al.
Veröffentlicht: (2026)

Algorithm and Hardware Co-Design for Efficient Complex-Valued Uncertainty Estimation
von: Zhang, Zehuan, et al.
Veröffentlicht: (2026)

Data-Rate-Aware High-Speed CNN Inference on FPGAs
von: Habermann, Tobias, et al.
Veröffentlicht: (2026)

GNNBuilder: An Automated Framework for Generic Graph Neural Network Accelerator Generation, Simulation, and Optimization
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2023)

AutoPPA: Automated Circuit PPA Optimization via Contrastive Code-based Rule Library Learning
von: Li, Chongxiao, et al.
Veröffentlicht: (2026)

Accelerating PoT Quantization on Edge Devices
von: Saha, Rappy, et al.
Veröffentlicht: (2024)

AutoFlows++: Hierarchical Message Flow Mining for System on Chip Designs
von: Nadimi, Bardia, et al.
Veröffentlicht: (2026)