Copertina

Translating Common Security Assertions Across Processor Designs: A RISC-V Case Study

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Imtiaz, Sharjeel, Reinsalu, Uljana, Ghasempouri, Tara
Natura:	Preprint
Pubblicazione:	2025
Soggetti:	Cryptography and Security Hardware Architecture
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

DRsam: Detection of Fault-Based Microarchitectural Side-Channel Attacks in RISC-V Using Statistical Preprocessing and Association Rule Mining
di: Hassan, Muhammad, et al.
Pubblicazione: (2025)

SCARF: Securing Chips with a Robust Framework against Fabrication-time Hardware Trojans
di: Eslami, Mohammad, et al.
Pubblicazione: (2024)

Crypto-RV: High-Efficiency FPGA-Based RISC-V Cryptographic Co-Processor for IoT Security
di: Pham, Anh Kiet, et al.
Pubblicazione: (2026)

SimFuzz: Similarity-guided Block-level Mutation for RISC-V Processor Fuzzing
di: Lyu, Hao, et al.
Pubblicazione: (2026)

RISC-V Needs Secure 'Wheels': the MCU Initiator-Side Perspective
di: Pinto, Sandro, et al.
Pubblicazione: (2024)

SAILOR: A Scalable and Energy-Efficient Ultra-Lightweight RISC-V for IoT Security
di: Ewert, Christian, et al.
Pubblicazione: (2026)

PermuteV: A Performant Side-channel-Resistant RISC-V Core Securing Edge AI Inference
di: Narkthong, Nuntipat, et al.
Pubblicazione: (2025)

Microarchitecture Design and Benchmarking of Custom SHA-3 Instruction for RISC-V
di: Bolat, Alperen, et al.
Pubblicazione: (2025)

CVA6-CFI: A First Glance at RISC-V Control-Flow Integrity Extensions
di: Manoni, Simone, et al.
Pubblicazione: (2026)

System-Level Isolation for Mixed-Criticality RISC-V SoCs: A "World" Reality Check
di: Cunha, Luis, et al.
Pubblicazione: (2026)

Power Side-Channel Analysis of the CVA6 RISC-V Core at the RTL Level Using VeriSide
di: Farnaghinejad, Behnam, et al.
Pubblicazione: (2025)

A High Performance and Efficient Post-Quantum Crypto-Processor for FrodoKEM
di: Li, Kai, et al.
Pubblicazione: (2026)

BETA: Automated Black-box Exploration for Timing Attacks in Processors
di: Chen, Congcong, et al.
Pubblicazione: (2024)

Algorithms for Improving the Automatically Synthesized Instruction Set of an Extensible Processor
di: Sovietov, Peter
Pubblicazione: (2024)

Security Properties for Open-Source Hardware Designs
di: Rogers, Jayden, et al.
Pubblicazione: (2024)

Honest to a Fault: Root-Causing Fault Attacks with Pre-Silicon RISC Pipeline Characterization
di: Malik, Arsalan Ali, et al.
Pubblicazione: (2025)

iThermTroj: Exploiting Intermittent Thermal Trojans in Multi-Processor System-on-Chips
di: Elahi, Mehdi, et al.
Pubblicazione: (2025)

Enabling Deterministic User-Level Interrupts in Real-Time Processors via Hardware Extension
di: Yang, Hongbin, et al.
Pubblicazione: (2026)

SVAgent: AI Agent for Hardware Security Verification Assertion
di: Guo, Rui, et al.
Pubblicazione: (2025)

AMuLeT: Automated Design-Time Testing of Secure Speculation Countermeasures
di: Fu, Bo, et al.
Pubblicazione: (2025)

QTFlow: Quantitative Timing-Sensitive Information Flow for Security-Aware Hardware Design on RTL
di: Reimann, Lennart M., et al.
Pubblicazione: (2024)

Designing Secure Interconnects for Modern Microelectronics: From SoCs to Emerging Chiplet-Based Architectures
di: Halder, Dipal
Pubblicazione: (2023)

DejaVuzz: Disclosing Transient Execution Bugs with Dynamic Swappable Memory and Differential Information Flow Tracking assisted Processor Fuzzing
di: Xu, Jinyan, et al.
Pubblicazione: (2025)

Security Enclave Architecture for Heterogeneous Security Primitives for Supply-Chain Attacks
di: Raj, Kshitij, et al.
Pubblicazione: (2025)

High-Security Hardware Module with PUF and Hybrid Cryptography for Data Security
di: Amael, Joshua Tito, et al.
Pubblicazione: (2024)

Secure Scattered Memory: Rethinking Secure Enclave Memory with Secret Sharing
di: Geng, Haoran, et al.
Pubblicazione: (2024)

Modern Hardware Security: A Review of Attacks and Countermeasures
di: Mishra, Jyotiprakash, et al.
Pubblicazione: (2025)

CIBPU: A Conflict-Invisible Secure Branch Prediction Unit
di: Zhou, Zhe, et al.
Pubblicazione: (2025)

Supporting Secured Integration of Microarchitectural Defenses
di: Ramkrishnan, Kartik, et al.
Pubblicazione: (2026)

Formal Verification of Secure Encrypted Virtualization
di: Weerasena, Hansika, et al.
Pubblicazione: (2026)

SecScale: A Scalable and Secure Trusted Execution Environment for Servers
di: Sunny, Ani, et al.
Pubblicazione: (2024)

PA-Boot: A Formally Verified Authentication Protocol for Multiprocessor Secure Boot
di: Zhang, Zhuoruo, et al.
Pubblicazione: (2022)

New Security Challenges Towards In-Sensor Computing Systems
di: Kajol, Mashrafi, et al.
Pubblicazione: (2025)

REDACTOR: eFPGA Redaction for DNN Accelerator Security
di: Baddour, Yazan, et al.
Pubblicazione: (2025)

GPU in the Blind Spot: Overlooked Security Risks in Transportation
di: Puspa, Sefatun-Noor, et al.
Pubblicazione: (2025)

On the Importance of Reproducibility of Experimental Results Especially in the Domain of Security
di: Petryk, Dmytro, et al.
Pubblicazione: (2024)

Efficient and Lightweight In-memory Computing Architecture for Hardware Security
di: Ajmi, Hala, et al.
Pubblicazione: (2022)

PoSyn: Secure Power Side-Channel Aware Synthesis
di: Srivastava, Amisha, et al.
Pubblicazione: (2025)

FAME: FPGA Acceleration of Secure Matrix Multiplication with Homomorphic Encryption
di: Xu, Zhihan, et al.
Pubblicazione: (2025)

The Avatar Cache: Enabling On-Demand Security with Morphable Cache Architecture
di: Bhatla, Anubhav, et al.
Pubblicazione: (2026)