Buchumschlag

Non-Binary LDPC Arithmetic Error Correction For Processing-in-Memory

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Shi, Daijing, Zhu, Yihang, Fan, Anjunyi, Tao, Yaoyu, Yang, Yuchao, Yan, Bonan
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture Information Theory
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

RAS: A Bit-Exact rANS Accelerator For High-Performance Neural Lossless Compression
von: Qin, Yuchao, et al.
Veröffentlicht: (2025)

Generalized Ping-Pong: Off-Chip Memory Bandwidth Centric Pipelining Strategy for Processing-In-Memory Accelerators
von: Wang, Ruibao, et al.
Veröffentlicht: (2024)

A Generalized Adjusted Min-Sum Decoder for 5G LDPC Codes: Algorithm and Implementation
von: Ren, Yuqing, et al.
Veröffentlicht: (2023)

Towards High-Performance Network Coding: FPGA Acceleration With Bounded-value Generators
von: Qing, Jiaxin, et al.
Veröffentlicht: (2025)

Unraveling codes: fast, robust, beyond-bound error correction for DRAM
von: Hamburg, Mike, et al.
Veröffentlicht: (2024)

Unrolled and Pipelined Decoders based on Look-Up Tables for Polar Codes
von: Giard, Pascal, et al.
Veröffentlicht: (2023)

Codes for Metastability-Containing Addition
von: Bund, Johannes, et al.
Veröffentlicht: (2026)

Towards Error Correction for Computing in Racetrack Memory
von: Brazzle, Preston, et al.
Veröffentlicht: (2024)

AttentionLego: An Open-Source Building Block For Spatially-Scalable Large Language Model Accelerator With Processing-In-Memory Technology
von: Cong, Rongqing, et al.
Veröffentlicht: (2024)

Error Detection and Correction Codes for Safe In-Memory Computations
von: Parrini, Luca, et al.
Veröffentlicht: (2024)

Reconfigurable Intelligent Surfaces for THz: Hardware Design and Signal Processing Challenges
von: Alexandropoulos, George C., et al.
Veröffentlicht: (2024)

Designing Approximate Arithmetic Circuits with Combined Error Constraints
von: Češka, Milan, et al.
Veröffentlicht: (2022)

Mitigating Classical Resource Costs in Quantum Error Correction via Generalized qLDPC Predecoding
von: Knapen, Alexander, et al.
Veröffentlicht: (2026)

SwiftChannel: Algorithm-Hardware Co-Design for Deep Learning-Based 5G Channel Estimation
von: Lyu, Shengzhe, et al.
Veröffentlicht: (2026)

AutoVeriFix: Automatically Correcting Errors and Enhancing Functional Correctness in LLM-Generated Verilog Code
von: Tan, Yan, et al.
Veröffentlicht: (2025)

STAR: An Efficient Softmax Engine for Attention Model with RRAM Crossbar
von: Zhai, Yifeng, et al.
Veröffentlicht: (2024)

Beamspace Equalization for mmWave Massive MIMO: Algorithms and VLSI Implementations
von: Mirfarshbafan, Seyed Hadi, et al.
Veröffentlicht: (2025)

Ray Antenna Array: A Novel Cost-Effective Multi-Antenna Architecture for Enhanced Wireless Communication
von: Dong, Zhenjun, et al.
Veröffentlicht: (2025)

The maximum storage capacity of open-loop written RRAM is around 4 bits
von: Li, Yongxiang, et al.
Veröffentlicht: (2024)

Hardware Implementation of Projection-Aggregation Decoders for Reed-Muller Codes
von: Hashemipour-Nazari, Marzieh, et al.
Veröffentlicht: (2024)

FLARE: One-Shot PE-Level Fault Localization in Systolic Arrays via Algebraic Test Vectors
von: Venkatasubramanian, Logashree, et al.
Veröffentlicht: (2026)

The Case for Replication-Aware Memory-Error Protection in Disaggregated Memory
von: Volos, Haris
Veröffentlicht: (2023)

Anteumbler: Non-Invasive Antenna Orientation Error Measurement for WiFi APs
von: Yan, Dawei, et al.
Veröffentlicht: (2024)

Special Session: Sustainable Deployment of Deep Neural Networks on Non-Volatile Compute-in-Memory Accelerators
von: Qin, Yifan, et al.
Veröffentlicht: (2025)

Accelerating Time Series Analysis via Processing using Non-Volatile Memories
von: Fernandez, Ivan, et al.
Veröffentlicht: (2022)

Managing Classical Processing Requirements for Quantum Error Correction
von: Maurya, Satvik, et al.
Veröffentlicht: (2024)

Optimizing and Exploring System Performance in Compact Processing-in-Memory-based Chips
von: Chen, Peilin, et al.
Veröffentlicht: (2025)

Approximate Signed Multiplier with Sign-Focused Compressor for Edge Detection Applications
von: Krishna, L. Hemanth, et al.
Veröffentlicht: (2025)

RangeGuard: Efficient, Bounded Approximate Error Correction for Reliable DNNs
von: Ko, Hanum, et al.
Veröffentlicht: (2026)

APACHE: A Processing-Near-Memory Architecture for Multi-Scheme Fully Homomorphic Encryption
von: Ding, Lin, et al.
Veröffentlicht: (2024)

HPIM: Heterogeneous Processing-In-Memory-based Accelerator for Large Language Models Inference
von: Duan, Cenlin, et al.
Veröffentlicht: (2025)

Making Strong Error-Correcting Codes Work Effectively for HBM in AI Inference
von: Xie, Rui, et al.
Veröffentlicht: (2025)

AutoRAC: Automated Processing-in-Memory Accelerator Design for Recommender Systems
von: Cheng, Feng, et al.
Veröffentlicht: (2025)

System-Level Design Space Exploration for High-Level Synthesis under End-to-End Latency Constraints
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

A high-level synthesis approach for precisely-timed, energy-efficient embedded systems
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

TLV-HGNN: Thinking Like a Vertex for Memory-efficient HGNN Inference
von: Han, Dengke, et al.
Veröffentlicht: (2025)

PIM-malloc: A Fast and Scalable Dynamic Memory Allocator for Processing-In-Memory (PIM) Architectures
von: Lee, Dongjae, et al.
Veröffentlicht: (2025)

PUMA: Efficient and Low-Cost Memory Allocation and Alignment Support for Processing-Using-Memory Architectures
von: Oliveira, Geraldo F., et al.
Veröffentlicht: (2024)

Low-overhead General-purpose Near-Data Processing in CXL Memory Expanders
von: Ham, Hyungkyu, et al.
Veröffentlicht: (2024)

Ironman: Accelerating Oblivious Transfer Extension for Privacy-Preserving AI with Near-Memory Processing
von: Lin, Chenqi, et al.
Veröffentlicht: (2025)