Mapping and Execution of Nested Loops on Processor Arrays: CGRAs vs. TCPAs

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Walter, Dominik, Halm, Marita, Seidel, Daniel, Ghosh, Indrayudh, Heidorn, Christian, Hannig, Frank, Teich, Jürgen
Format:	Preprint
Publié:	2025
Sujets:	Hardware Architecture
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2502.12062