DeepRTL: Bridging Verilog Understanding and Generation with a Unified Representation Model

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autores principales:	Liu, Yi, Xu, Changran, Zhou, Yunhao, Li, Zeju, Xu, Qiang
Formato:	Preprint
Publicado:	2025
Materias:	Hardware Architecture Computation and Language Machine Learning
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Internet

https://arxiv.org/abs/2502.15832