Buchumschlag

A Reliable, Time-Predictable Heterogeneous SoC for AI-Enhanced Mixed-Criticality Edge Applications

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Garofalo, Angelo, Ottaviano, Alessandro, Perotti, Matteo, Benz, Thomas, Tortorella, Yvan, Balas, Robert, Rogenmoser, Michael, Zhang, Chi, Bertaccini, Luca, Wistoff, Nils, Ciani, Maicol, Koenig, Cyril, Sinigaglia, Mattia, Valente, Luca, Scheffler, Paul, Eggimann, Manuel, Cavalcante, Matheus, Restuccia, Francesco, Biondi, Alessandro, Conti, Francesco, Gurkaynak, Frank K., Rossi, Davide, Benini, Luca
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture Distributed, Parallel, and Cluster Computing
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

SentryCore: A RISC-V Co-Processor System for Safe, Real-Time Control Applications
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2024)

AXI-REALM: Safe, Modular and Lightweight Traffic Monitoring and Regulation for Heterogeneous Mixed-Criticality Systems
von: Benz, Thomas, et al.
Veröffentlicht: (2025)

Hybrid Modular Redundancy: Exploring Modular Redundancy Approaches in RISC-V Multi-Core Computing Clusters for Reliable Processing in Space
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2023)

vCLIC: Towards Fast Interrupt Handling in Virtualized RISC-V Mixed-criticality Systems
von: Zelioli, Enrico, et al.
Veröffentlicht: (2024)

HULK-V: a Heterogeneous Ultra-low-power Linux capable RISC-V SoC
von: Valente, Luca, et al.
Veröffentlicht: (2022)

PELS: A Lightweight and Flexible Peripheral Event Linking System for Ultra-Low Power IoT Processors
von: Ottaviano, Alessandro, et al.
Veröffentlicht: (2023)

RedMulE-FT: A Reconfigurable Fault-Tolerant Matrix Multiplication Engine
von: Wiese, Philip, et al.
Veröffentlicht: (2025)

Basilisk: An End-to-End Open-Source Linux-Capable RISC-V SoC in 130nm CMOS
von: Scheffler, Paul, et al.
Veröffentlicht: (2024)

CVA6-VMRT: A Modular Approach Towards Time-Predictable Virtual Memory in a 64-bit Application Class RISC-V Processor
von: Reinwardt, Christopher, et al.
Veröffentlicht: (2025)

Insights from Basilisk: Are Open-Source EDA Tools Ready for a Multi-Million-Gate, Linux-Booting RV64 SoC Design?
von: Sauter, Philippe, et al.
Veröffentlicht: (2024)

A Gigabit, DMA-enhanced Open-Source Ethernet Controller for Mixed-Criticality Systems
von: Liang, Chaoqun, et al.
Veröffentlicht: (2024)

TOP: Towards Open & Predictable Heterogeneous SoCs
von: Valente, Luca, et al.
Veröffentlicht: (2024)

A Flexible Template for Edge Generative AI with High-Accuracy Accelerated Softmax & GELU
von: Belano, Andrea, et al.
Veröffentlicht: (2024)

Open-Source Heterogeneous SoCs for AI: The PULP Platform Experience
von: Conti, Francesco, et al.
Veröffentlicht: (2024)

Occamy: A 432-Core 28.1 DP-GFLOP/s/W 83% FPU Utilization Dual-Chiplet, Dual-HBM2E RISC-V-based Accelerator for Stencil and Sparse Linear Algebra Computations with 8-to-64-bit Floating-Point Support in 12nm FinFET
von: Paulin, Gianna, et al.
Veröffentlicht: (2024)

ControlPULP: A RISC-V On-Chip Parallel Power Controller for Many-Core HPC Processors with FPGA-Based Hardware-In-The-Loop Power and Thermal Emulation
von: Ottaviano, Alessandro, et al.
Veröffentlicht: (2023)

FlooNoC: A 645 Gbps/link 0.15 pJ/B/hop Open-Source NoC with Wide Physical Links and End-to-End AXI4 Parallel Multi-Stream Support
von: Fischer, Tim, et al.
Veröffentlicht: (2024)

Basilisk: A 34 mm2 End-to-End Open-Source 64-bit Linux-Capable RISC-V SoC in 130nm BiCMOS
von: Sauter, Philippe, et al.
Veröffentlicht: (2025)

Who Checks the Checker? Enhancing Component-level Architectural SEU Fault Tolerance for End-to-End SoC Protection
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2026)

relOBI: A Reliable Low-latency Interconnect for Tightly-Coupled On-chip Communication
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2025)

MXDOTP: A RISC-V ISA Extension for Enabling Microscaling (MX) Floating-Point Dot Products
von: İslamoğlu, Gamze, et al.
Veröffentlicht: (2025)

ControlPULPlet: A Flexible Real-time Multi-core RISC-V Controller for 2.5D Systems-in-package
von: Ottaviano, Alessandro, et al.
Veröffentlicht: (2024)

MATCHA: Efficient Deployment of Deep Neural Networks on Multi-Accelerator Heterogeneous Edge SoCs
von: Russo, Enrico, et al.
Veröffentlicht: (2026)

Occamy: A 432-Core Dual-Chiplet Dual-HBM2E 768-DP-GFLOP/s RISC-V System for 8-to-64-bit Dense and Sparse Computing in 12nm FinFET
von: Scheffler, Paul, et al.
Veröffentlicht: (2025)

A Heterogeneous RISC-V based SoC for Secure Nano-UAV Navigation
von: Valente, Luca, et al.
Veröffentlicht: (2024)

Towards Reliable Systems: A Scalable Approach to AXI4 Transaction Monitoring
von: Liang, Chaoqun, et al.
Veröffentlicht: (2025)

Basilisk: Achieving Competitive Performance with Open EDA Tools on an Open-Source Linux-Capable RISC-V SoC
von: Sauter, Phillippe, et al.
Veröffentlicht: (2024)

Trikarenos: A Fault-Tolerant RISC-V-based Microcontroller for CubeSats in 28nm
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2023)

A Direct Memory Access Controller (DMAC) for Irregular Data Transfers on RISC-V Linux Systems
von: Benz, Thomas, et al.
Veröffentlicht: (2025)

ArtistIC: An Open-Source Toolchain for Top-Metal IC Art and Ultra-High-Fidelity GDSII Renders
von: Benz, Thomas, et al.
Veröffentlicht: (2025)

AraOS: Analyzing the Impact of Virtual Memory Management on Vector Unit Performance
von: Perotti, Matteo, et al.
Veröffentlicht: (2025)

Evaluating IOMMU-Based Shared Virtual Addressing for RISC-V Embedded Heterogeneous SoCs
von: Koenig, Cyril, et al.
Veröffentlicht: (2025)

Co-designing a Programmable RISC-V Accelerator for MPC-based Energy and Thermal Management of Many-Core HPC Processors
von: Ottaviano, Alessandro, et al.
Veröffentlicht: (2025)

Systematic Prevention of On-Core Timing Channels by Full Temporal Partitioning
von: Wistoff, Nils, et al.
Veröffentlicht: (2022)

Trikarenos: Design and Experimental Characterization of a Fault-Tolerant 28nm RISC-V-based SoC
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2024)

Safe-NEureka: a Hybrid Modular Redundant DNN Accelerator for On-board Satellite AI Processing
von: Tedeschi, Riccardo, et al.
Veröffentlicht: (2026)

Fused-Tiled Layers: Minimizing Data Movement on RISC-V SoCs with Software-Managed Caches
von: Jung, Victor J. B., et al.
Veröffentlicht: (2025)

Maestro: A 302 GFLOPS/W and 19.8GFLOPS RISC-V Vector-Tensor Architecture for Wearable Ultrasound Edge Computing
von: Sinigaglia, Mattia, et al.
Veröffentlicht: (2025)

Work-In-Progress: Accelerating Numpy With OpenBLAS For Open-Source RISC-V Chips
von: Koenig, Cyril, et al.
Veröffentlicht: (2025)

Implementing and Optimizing an Open-Source SD-card Host Controller for RISC-V SoCs
von: Vanoni, Axel, et al.
Veröffentlicht: (2026)