Buchumschlag

FPGA-based Emulation and Device-Side Management for CXL-based Memory Tiering Systems

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Chen, Yiqi, Dong, Xiping, Zhou, Zhe, Wang, Zhao, Zhang, Jie, Sun, Guangyu
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

NeoMem: Hardware/Software Co-Design for CXL-Native Memory Tiering
von: Zhou, Zhe, et al.
Veröffentlicht: (2024)

Enabling Efficient Transaction Processing on CXL-Based Memory Sharing
von: Wang, Zhao, et al.
Veröffentlicht: (2025)

FPGA-based Hyrbid Memory Emulation System
von: Wen, Fei, et al.
Veröffentlicht: (2020)

Architectural and System Implications of CXL-enabled Tiered Memory
von: Yang, Yujie, et al.
Veröffentlicht: (2025)

LMB: Augmenting PCIe Devices with CXL-Linked Memory Buffer
von: Wang, Jiapin, et al.
Veröffentlicht: (2024)

A Novel Extensible Simulation Framework for CXL-Enabled Systems
von: An, Yuda, et al.
Veröffentlicht: (2024)

CXL-DMSim: A Full-System CXL Disaggregated Memory Simulator With Comprehensive Silicon Validation
von: Wang, Yanjing, et al.
Veröffentlicht: (2024)

SkyByte: Architecting an Efficient Memory-Semantic CXL-based SSD with OS and Hardware Co-design
von: Zhang, Haoyang, et al.
Veröffentlicht: (2025)

CXL-GPU: Pushing GPU Memory Boundaries with the Integration of CXL Technologies
von: Gouk, Donghyun, et al.
Veröffentlicht: (2025)

A Full-System Simulation Framework for CXL-Based SSD Memory System
von: Wang, Yaohui, et al.
Veröffentlicht: (2025)

A Full-Stack Performance Evaluation Infrastructure for 3D-DRAM-based LLM Accelerators
von: Li, Cong, et al.
Veröffentlicht: (2026)

RePart: Efficient Hypergraph Partitioning with Logic Replication Optimization for Multi-FPGA System
von: Fu, Zizhuo, et al.
Veröffentlicht: (2026)

Cosmos: A CXL-Based Full In-Memory System for Approximate Nearest Neighbor Search
von: Ko, Seoyoung, et al.
Veröffentlicht: (2025)

METRO: A Software-Hardware Co-Design of Interconnections for Spatial DNN Accelerators
von: Wang, Zhao, et al.
Veröffentlicht: (2021)

cMPI: Using CXL Memory Sharing for MPI One-Sided and Two-Sided Inter-Node Communications
von: Wang, Xi, et al.
Veröffentlicht: (2025)

Late Breaking Results: CHESSY: Coupled Hybrid Emulation with SystemC-FPGA Synchronization
von: Ruotolo, Lorenzo, et al.
Veröffentlicht: (2026)

FASE: FPGA-Assisted Syscall Emulation for Rapid End-to-End Processor Performance Validation
von: Meng, Chengzhen, et al.
Veröffentlicht: (2025)

EMiX: Emulating Beyond Single-FPGA Limits
von: Kropotov, Alexander, et al.
Veröffentlicht: (2026)

Performance Characterizations and Usage Guidelines of Samsung CXL Memory Module Hybrid Prototype
von: Zeng, Jianping, et al.
Veröffentlicht: (2025)

Hardware-Software Co-design for 3D-DRAM-based LLM Serving Accelerator
von: Li, Cong, et al.
Veröffentlicht: (2026)

Octopus: Enhancing CXL Memory Pods via Sparse Topology
von: Zhong, Yuhong, et al.
Veröffentlicht: (2025)

AccelCIM: Systematic Dataflow Exploration for SRAM Compute-in-Memory Accelerator
von: Xue, Chenhao, et al.
Veröffentlicht: (2026)

CXL-Interference: Analysis and Characterization in Modern Computer Systems
von: Mao, Shunyu, et al.
Veröffentlicht: (2024)

CXL-ClusterSim: Modeling CXL-based Disaggregated Memory Cluster for Pooling and Sharing using gem5 and SST
von: Goswami, Kaustav, et al.
Veröffentlicht: (2026)

IBEX: Internal Bandwidth-Efficient Compression Architecture for Scalable CXL Memory Expansion
von: Ko, Younghoon, et al.
Veröffentlicht: (2026)

Low-overhead General-purpose Near-Data Processing in CXL Memory Expanders
von: Ham, Hyungkyu, et al.
Veröffentlicht: (2024)

Toleo: Scaling Freshness to Tera-scale Memory using CXL and PIM
von: Dong, Juechu, et al.
Veröffentlicht: (2024)

FERIVer: An FPGA-assisted Emulated Framework for RTL Verification of RISC-V Processors
von: Qin, Kun, et al.
Veröffentlicht: (2025)

Pushing the Memory Bandwidth Wall with CXL-enabled Idle I/O Bandwidth Harvesting
von: Kadiyala, Divya Kiran, et al.
Veröffentlicht: (2025)

From Block to Byte: Transforming PCIe SSDs with CXL Memory Protocol and Instruction Annotation
von: Kwon, Miryeong, et al.
Veröffentlicht: (2025)

Late Breaking Result: FPGA-Based Emulation and Fault Injection for CNN Inference Accelerators
von: Masar, Filip, et al.
Veröffentlicht: (2025)

Cohet: A CXL-Driven Coherent Heterogeneous Computing Framework with Hardware-Calibrated Full-System Simulation
von: Wang, Yanjing, et al.
Veröffentlicht: (2025)

The Case for Persistent CXL switches
von: Hadi, Khan Shaikhul, et al.
Veröffentlicht: (2025)

ZynqParrot: A Scale-Down Approach to Cycle-Accurate, FPGA-Accelerated Co-Emulation
von: Ruelas-Petrisko, Daniel, et al.
Veröffentlicht: (2025)

FPPS: An FPGA-Based Point Cloud Processing System
von: Zhou, Xiaofeng, et al.
Veröffentlicht: (2026)

SkipOPU: An FPGA-based Overlay Processor for Large Language Models with Dynamically Allocated Computation
von: He, Zicheng, et al.
Veröffentlicht: (2026)

Algorithm-hardware co-design for Energy-Efficient A/D conversion in ReRAM-based accelerators
von: Zhang, Chenguang, et al.
Veröffentlicht: (2024)

An Optimizing Framework on MLIR for Efficient FPGA-based Accelerator Generation
von: Zhang, Weichuang, et al.
Veröffentlicht: (2024)

CXLRAMSim v1.0: System-Level Exploration of CXL Memory Expander Cards
von: Pathak, Karan, et al.
Veröffentlicht: (2026)

Pushing up to the Limit of Memory Bandwidth and Capacity Utilization for Efficient LLM Decoding on Embedded FPGA
von: Li, Jindong, et al.
Veröffentlicht: (2025)