Copertina

Maestro: A 302 GFLOPS/W and 19.8GFLOPS RISC-V Vector-Tensor Architecture for Wearable Ultrasound Edge Computing

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Sinigaglia, Mattia, Kiamarzi, Amirhossein, Bertuletti, Marco, Ghionda, Luigi, Orlandi, Mattia, Tedeschi, Riccardo, Di Giampietro, Aurora, Tortorella, Yvan, Bertaccini, Luca, Benatti, Simone, Tagliavini, Giuseppe, Benini, Luca, Conti, Francesco, Rossi, Davide
Natura:	Preprint
Pubblicazione:	2025
Soggetti:	Hardware Architecture Systems and Control
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

HULK-V: a Heterogeneous Ultra-low-power Linux capable RISC-V SoC
di: Valente, Luca, et al.
Pubblicazione: (2022)

Safe-NEureka: a Hybrid Modular Redundant DNN Accelerator for On-board Satellite AI Processing
di: Tedeschi, Riccardo, et al.
Pubblicazione: (2026)

Hybrid Modular Redundancy: Exploring Modular Redundancy Approaches in RISC-V Multi-Core Computing Clusters for Reliable Processing in Space
di: Rogenmoser, Michael, et al.
Pubblicazione: (2023)

RedMulE-FT: A Reconfigurable Fault-Tolerant Matrix Multiplication Engine
di: Wiese, Philip, et al.
Pubblicazione: (2025)

A Heterogeneous RISC-V based SoC for Secure Nano-UAV Navigation
di: Valente, Luca, et al.
Pubblicazione: (2024)

Parallelization is All System Identification Needs: End-to-end Vibration Diagnostics on a multi-core RISC-V edge device
di: Kiamarzi, Amirhossein, et al.
Pubblicazione: (2025)

Spatzformer: An Efficient Reconfigurable Dual-Core RISC-V V Cluster for Mixed Scalar-Vector Workloads
di: Perotti, Matteo, et al.
Pubblicazione: (2024)

MXDOTP: A RISC-V ISA Extension for Enabling Microscaling (MX) Floating-Point Dot Products
di: İslamoğlu, Gamze, et al.
Pubblicazione: (2025)

Wearable and Ultra-Low-Power Fusion of EMG and A-Mode US for Hand-Wrist Kinematic Tracking
di: Spacone, Giusy, et al.
Pubblicazione: (2025)

PhysioWave: A Multi-Scale Wavelet-Transformer for Physiological Signal Representation
di: Chen, Yanlong, et al.
Pubblicazione: (2025)

WaveFormer: A Lightweight Transformer Model for sEMG-based Gesture Recognition
di: Chen, Yanlong, et al.
Pubblicazione: (2025)

MiniFloat-NN and ExSdotp: An ISA Extension and a Modular Open Hardware Unit for Low-Precision Training on RISC-V cores
di: Bertaccini, Luca, et al.
Pubblicazione: (2022)

MemPool Flavors: Between Versatility and Specialization in a RISC-V Manycore Cluster
di: Mazzola, Sergio, et al.
Pubblicazione: (2025)

A 66-Gb/s/5.5-W RISC-V Many-Core Cluster for 5G+ Software-Defined Radio Uplinks
di: Bertuletti, Marco, et al.
Pubblicazione: (2025)

A Flexible Template for Edge Generative AI with High-Accuracy Accelerated Softmax & GELU
di: Belano, Andrea, et al.
Pubblicazione: (2024)

Optimizing Foundation Model Inference on a Many-tiny-core Open-source RISC-V Platform
di: Potocnik, Viviane, et al.
Pubblicazione: (2024)

Not All Faults Are Equal: Transient-Fault Sensitivity Characterization of an Open-Source RISC-V Vector Cluster
di: Cai, Maoyuan, et al.
Pubblicazione: (2026)

Minkowski Inequality on complete Riemannian manifolds with nonnegative Ricci curvature
di: Benatti, Luca, et al.
Pubblicazione: (2021)

On the Isoperimetric Riemannian Penrose Inequality
di: Benatti, Luca, et al.
Pubblicazione: (2022)

On the isoperimetric Riemannian Penrose inequality
di: Luca Benatti, et al.
Pubblicazione: (2024)

Open-Source Heterogeneous SoCs for AI: The PULP Platform Experience
di: Conti, Francesco, et al.
Pubblicazione: (2024)

A 410GFLOP/s, 64 RISC-V Cores, 204.8GBps Shared-Memory Cluster in 12nm FinFET with Systolic Execution Support for Efficient B5G/6G AI-Enhanced O-RAN
di: Zhang, Yichao, et al.
Pubblicazione: (2025)

Late Breaking Results: Boosting Efficient Dual-Issue Execution on Lightweight RISC-V Cores
di: Colagrande, Luca, et al.
Pubblicazione: (2026)

Dual-Issue Execution of Mixed Integer and Floating-Point Workloads on Energy-Efficient In-Order RISC-V Cores
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

Taming Offload Overheads in a Massively Parallel Open-Source RISC-V MPSoC: Analysis and Optimization
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

Quadrilatero: A RISC-V programmable matrix coprocessor for low-power edge applications
di: Cammarata, Danilo, et al.
Pubblicazione: (2025)

Beating vDSP: A 138 GFLOPS Radix-8 Stockham FFT on Apple Silicon via Two-Tier Register-Threadgroup Memory Decomposition
di: Bergach, Mohamed Amine
Pubblicazione: (2026)

Optimizing Scalable Multi-Cluster Architectures for Next-Generation Wireless Sensing and Communication
di: Riedel, Samuel, et al.
Pubblicazione: (2025)

TCDM Burst Access: Breaking the Bandwidth Barrier in Shared-L1 RVV Clusters Beyond 1000 FPUs
di: Shen, Diyou, et al.
Pubblicazione: (2025)

Late Breaking Results: A RISC-V ISA Extension for Chaining in Scalar Processors
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

A Gigabit, DMA-enhanced Open-Source Ethernet Controller for Mixed-Criticality Systems
di: Liang, Chaoqun, et al.
Pubblicazione: (2024)

A Reliable, Time-Predictable Heterogeneous SoC for AI-Enhanced Mixed-Criticality Edge Applications
di: Garofalo, Angelo, et al.
Pubblicazione: (2025)

Fused-Tiled Layers: Minimizing Data Movement on RISC-V SoCs with Software-Managed Caches
di: Jung, Victor J. B., et al.
Pubblicazione: (2025)

SARIS: Accelerating Stencil Computations on Energy-Efficient RISC-V Compute Clusters with Indirect Stream Registers
di: Scheffler, Paul, et al.
Pubblicazione: (2024)

Trikarenos: A Fault-Tolerant RISC-V-based Microcontroller for CubeSats in 28nm
di: Rogenmoser, Michael, et al.
Pubblicazione: (2023)

Predicting Energy Demand with Tensor Factor Models
di: Banin, Mattia, et al.
Pubblicazione: (2025)

Ramping Up Open-Source RISC-V Cores: Assessing the Energy Efficiency of Superscalar, Out-of-Order Execution
di: Fu, Zexin, et al.
Pubblicazione: (2025)

Culsans: An Efficient Snoop-based Coherency Unit for the CVA6 Open Source RISC-V application processor
di: Tedeschi, Riccardo, et al.
Pubblicazione: (2024)

Evaluating IOMMU-Based Shared Virtual Addressing for RISC-V Embedded Heterogeneous SoCs
di: Koenig, Cyril, et al.
Pubblicazione: (2025)

TensorPool: A 3D-Stacked 8.4TFLOPS/4.3W Many-Core Domain-Specific Processor for AI-Native Radio Access Networks
di: Bertuletti, Marco, et al.
Pubblicazione: (2026)