Hardware-Accelerated Event-Graph Neural Networks for Low-Latency Time-Series Classification on SoC FPGA

Fuente: arXiv
Enregistré dans:
Détails bibliographiques
Auteurs principaux: Nakano, Hiroshi, Blachut, Krzysztof, Jeziorek, Kamil, Wzorek, Piotr, Dampfhoffer, Manon, Mesquida, Thomas, Nishi, Hiroaki, Kryjak, Tomasz, Dalgaty, Thomas
Format: Preprint
Publié: 2025
Sujets:
Accès en ligne:
Tags: Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!

Documents similaires