Buchumschlag

DSLUT: An Asymmetric LUT and its Automatic Design Flow Based on Practical Functions

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Yang, Moucheng, Zhu, Kaixiang, Wang, Lingli, Zhou, Xuegong
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

LOCALUT: Harnessing Capacity-Computation Tradeoffs for LUT-Based Inference in DRAM-PIM
von: Hong, Junguk, et al.
Veröffentlicht: (2026)

Platinum: Path-Adaptable LUT-Based Accelerator Tailored for Low-Bit Weight Matrix Multiplication
von: Shan, Haoxuan, et al.
Veröffentlicht: (2025)

A Survey on LUT-based Deep Neural Networks Implemented in FPGAs
von: Guo, Zeyu
Veröffentlicht: (2025)

TENET: An Efficient Sparsity-Aware LUT-Centric Architecture for Ternary LLM Inference On Edge
von: Huang, Zhirui, et al.
Veröffentlicht: (2025)

NeuraLUT: Hiding Neural Network Density in Boolean Synthesizable Functions
von: Andronic, Marta, et al.
Veröffentlicht: (2024)

PolyLUT: Learning Piecewise Polynomials for Ultra-Low Latency FPGA LUT-based Inference
von: Andronic, Marta, et al.
Veröffentlicht: (2023)

Double Duty: FPGA Architecture to Enable Concurrent LUT and Adder Chain Usage
von: Pun, Junius, et al.
Veröffentlicht: (2025)

Towards Efficient LUT-based PIM: A Scalable and Low-Power Approach for Modern Workloads
von: Khabbazan, Bahareh, et al.
Veröffentlicht: (2025)

CIMple: Standard-cell SRAM-based CIM with LUT-based split softmax for attention acceleration
von: Ahn, Bas, et al.
Veröffentlicht: (2026)

LUT-LLM: Efficient Large Language Model Inference with Memory-based Computations on FPGAs
von: He, Zifan, et al.
Veröffentlicht: (2025)

PolyLUT-Add: FPGA-based LUT Inference with Wide Inputs
von: Lou, Binglei, et al.
Veröffentlicht: (2024)

ReducedLUT: Table Decomposition with "Don't Care" Conditions
von: Cassidy, Oliver, et al.
Veröffentlicht: (2024)

SAL-PIM: A Subarray-level Processing-in-Memory Architecture with LUT-based Linear Interpolation for Transformer-based Text Generation
von: Han, Wontak, et al.
Veröffentlicht: (2024)

SEGA-DCIM: Design Space Exploration-Guided Automatic Digital CIM Compiler with Multiple Precision Support
von: Diao, Haikang, et al.
Veröffentlicht: (2025)

Automatic Microarchitecture-Aware Custom Instruction Design for RISC-V Processors
von: Rezunov, Evgenii, et al.
Veröffentlicht: (2025)

SparseLUT: Sparse Connectivity Optimization for Lookup Table-based Deep Neural Networks
von: Lou, Binglei, et al.
Veröffentlicht: (2025)

PolyLUT: Ultra-low Latency Polynomial Inference with Hardware-Aware Structured Pruning
von: Andronic, Marta, et al.
Veröffentlicht: (2025)

Enhancing LUT-based Deep Neural Networks Inference through Architecture and Connectivity Optimization
von: Lou, Binglei, et al.
Veröffentlicht: (2026)

METRO: A Software-Hardware Co-Design of Interconnections for Spatial DNN Accelerators
von: Wang, Zhao, et al.
Veröffentlicht: (2021)

Iterative LLM-Based Assertion Generation Using Syntax-Semantic Representations for Functional Coverage-Guided Verification
von: Wang, Yonghao, et al.
Veröffentlicht: (2026)

LUT Tensor Core: A Software-Hardware Co-Design for LUT-Based Low-Bit LLM Inference
von: Mo, Zhiwen, et al.
Veröffentlicht: (2024)

LUT-DLA: Lookup Table as Efficient Extreme Low-Bit Deep Learning Accelerator
von: Li, Guoyu, et al.
Veröffentlicht: (2025)

From Characterization to Microarchitecture: Designing an Elegant and Reliable BFP-Based NPU
von: Zhang, Jie, et al.
Veröffentlicht: (2026)

AutoVeriFix: Automatically Correcting Errors and Enhancing Functional Correctness in LLM-Generated Verilog Code
von: Tan, Yan, et al.
Veröffentlicht: (2025)

HGQ-LUT: Fast LUT-Aware Training and Efficient Architectures for DNN Inference
von: Sun, Chang, et al.
Veröffentlicht: (2026)

ATLAAS: Automatic Tensor-Level Abstraction of Accelerator Semantics
von: Gao, Ruijie, et al.
Veröffentlicht: (2026)

Design and Implementation of BNN-Based Object Detection on FPGA
von: Zhao, Xuyu, et al.
Veröffentlicht: (2026)

Transimpedance Amplifier with Automatic Gain Control Based on Memristors for Optical Signal Acquisition
von: Hodisan, Sariel, et al.
Veröffentlicht: (2024)

TreeLUT: An Efficient Alternative to Deep Neural Networks for Inference Acceleration Using Gradient Boosted Decision Trees
von: Khataei, Alireza, et al.
Veröffentlicht: (2025)

AnalogTester: A Large Language Model-Based Framework for Automatic Testbench Generation in Analog Circuit Design
von: Chen, Weiyu, et al.
Veröffentlicht: (2025)

ONNX-to-Hardware Design Flow for Adaptive Neural-Network Inference on FPGAs
von: Manca, Federico, et al.
Veröffentlicht: (2024)

LLMulator: Generalizable Cost Modeling for Dataflow Accelerators with Input-Adaptive Control Flow
von: Chang, Kaiyan, et al.
Veröffentlicht: (2025)

Building a Reusable and Extensible Automatic Compiler Infrastructure for Reconfigurable Devices
von: Zang, Zhenya, et al.
Veröffentlicht: (2023)

Sparsity-Aware Streaming SNN Accelerator with Output-Channel Dataflow for Automatic Modulation Classification
von: Yang, Kuilian, et al.
Veröffentlicht: (2026)

Stream-HLS: Towards Automatic Dataflow Acceleration
von: Basalama, Suhail, et al.
Veröffentlicht: (2025)

AnalogGym: An Open and Practical Testing Suite for Analog Circuit Synthesis
von: Li, Jintao, et al.
Veröffentlicht: (2024)

CoverAssert: Iterative LLM Assertion Generation Driven by Functional Coverage via Syntax-Semantic Representations
von: Wang, Yonghao, et al.
Veröffentlicht: (2026)

Latch Based Design for Fast Voltage Droop Response
von: Srinivas, Shreyas, et al.
Veröffentlicht: (2025)

NeoMem: Hardware/Software Co-Design for CXL-Native Memory Tiering
von: Zhou, Zhe, et al.
Veröffentlicht: (2024)

FIXME: Towards End-to-End Benchmarking of LLM-Aided Design Verification
von: Wan, Gwok-Waa, et al.
Veröffentlicht: (2025)