Copertina

ARCANE: Adaptive RISC-V Cache Architecture for Near-memory Extensions

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Petrolo, Vincenzo, Guella, Flavia, Caon, Michele, Schiavone, Pasquale Davide, Masera, Guido, Martina, Maurizio
Natura:	Preprint
Pubblicazione:	2025
Soggetti:	Hardware Architecture
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

Scalable and RISC-V Programmable Near-Memory Computing Architectures for Edge Nodes
di: Caon, Michele, et al.
Pubblicazione: (2024)

Just TestIt! An SBST Approach To Automate System-Integration Testing
di: Terzano, Tommaso, et al.
Pubblicazione: (2025)

X-HEEP: An Open-Source, Configurable and Extendible RISC-V Platform for TinyAI Applications
di: Machetti, Simone, et al.
Pubblicazione: (2025)

Quadrilatero: A RISC-V programmable matrix coprocessor for low-power edge applications
di: Cammarata, Danilo, et al.
Pubblicazione: (2025)

X-HEEP: An Open-Source, Configurable and Extendible RISC-V Microcontroller for the Exploration of Ultra-Low-Power Edge Accelerators
di: Machetti, Simone, et al.
Pubblicazione: (2024)

e-GPU: An Open-Source and Configurable RISC-V Graphic Processing Unit for TinyAI Applications
di: Machetti, Simone, et al.
Pubblicazione: (2025)

Hypervisor Extension for a RISC-V Processor
di: Gauchola, Jaume, et al.
Pubblicazione: (2024)

ARISE: Automating RISC-V Instruction Set Extension
di: Hager-Clukas, Andreas, et al.
Pubblicazione: (2025)

WebRISC-V: A 64-bit RISC-V Pipeline Simulator for Computer Architecture Classes
di: Giorgi, Roberto, et al.
Pubblicazione: (2025)

RISC-V V Vector Extension (RVV) with reduced number of vector registers
di: Jacobs, Eino, et al.
Pubblicazione: (2024)

Spatzformer: An Efficient Reconfigurable Dual-Core RISC-V V Cluster for Mixed Scalar-Vector Workloads
di: Perotti, Matteo, et al.
Pubblicazione: (2024)

Unlimited Vector Processing for Wireless Baseband Based on RISC-V Extension
di: Jiang, Limin, et al.
Pubblicazione: (2025)

Design, Implementation and Evaluation of the SVNAPOT Extension on a RISC-V Processor
di: Papadopoulos, Nikolaos-Charalampos, et al.
Pubblicazione: (2024)

Performance evaluation of acceleration of convolutional layers on OpenEdgeCGRA
di: Carpentieri, Nicolò, et al.
Pubblicazione: (2024)

CVA6S+: A Superscalar RISC-V Core with High-Throughput Memory Architecture
di: Tedeschi, Riccardo, et al.
Pubblicazione: (2025)

Functional ISS-Driven Verification of Superscalar RISC-V Processors
di: Galimberti, Andrea, et al.
Pubblicazione: (2024)

Late Breaking Results: A RISC-V ISA Extension for Chaining in Scalar Processors
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

Advancing Cloud Computing Capabilities on gem5 by Implementing the RISC-V Hypervisor Extension
di: Fragkoulis, George-Marios, et al.
Pubblicazione: (2024)

Fused-Tiled Layers: Minimizing Data Movement on RISC-V SoCs with Software-Managed Caches
di: Jung, Victor J. B., et al.
Pubblicazione: (2025)

CVA6-CFI: A First Glance at RISC-V Control-Flow Integrity Extensions
di: Manoni, Simone, et al.
Pubblicazione: (2026)

VMXDOTP: A RISC-V Vector ISA Extension for Efficient Microscaling (MX) Format Acceleration
di: Wipfli, Max, et al.
Pubblicazione: (2026)

MXDOTP: A RISC-V ISA Extension for Enabling Microscaling (MX) Floating-Point Dot Products
di: İslamoğlu, Gamze, et al.
Pubblicazione: (2025)

SpikeStream: Accelerating Spiking Neural Network Inference on RISC-V Clusters with Sparse Computation Extensions
di: Manoni, Simone, et al.
Pubblicazione: (2025)

Increasing the Energy-Efficiency of Wearables Using Low-Precision Posit Arithmetic with PHEE
di: Mallasén, David, et al.
Pubblicazione: (2025)

MARVEL: An End-to-End Framework for Generating Model-Class Aware Custom RISC-V Extensions for Lightweight AI
di: M, Ajay Kumar, et al.
Pubblicazione: (2025)

HULK-V: a Heterogeneous Ultra-low-power Linux capable RISC-V SoC
di: Valente, Luca, et al.
Pubblicazione: (2022)

Not All Faults Are Equal: Transient-Fault Sensitivity Characterization of an Open-Source RISC-V Vector Cluster
di: Cai, Maoyuan, et al.
Pubblicazione: (2026)

In-Pipeline Integration of Digital In-Memory-Computing into RISC-V Vector Architecture to Accelerate Deep Learning
di: Spagnolo, Tommaso, et al.
Pubblicazione: (2026)

Wildcat: Educational RISC-V Microprocessors
di: Schoeberl, Martin
Pubblicazione: (2025)

A Near-Cache Architectural Framework for Cryptographic Computing
di: Zhang, Jingyao, et al.
Pubblicazione: (2025)

Ramping Up Open-Source RISC-V Cores: Assessing the Energy Efficiency of Superscalar, Out-of-Order Execution
di: Fu, Zexin, et al.
Pubblicazione: (2025)

RISC-V R-Extension: Advancing Efficiency with Rented-Pipeline for Edge DNN Processing
di: Kim, Won Hyeok, et al.
Pubblicazione: (2024)

Support Vector Machines Classification on Bendable RISC-V
di: Vergos, Polykarpos, et al.
Pubblicazione: (2025)

Efficient Implementation of RISC-V Vector Permutation Instructions
di: Titopoulos, Vasileios, et al.
Pubblicazione: (2025)

Runtime Energy Monitoring for RISC-V Soft-Cores
di: Scionti, Alberto, et al.
Pubblicazione: (2025)

Optimizing Energy Efficiency in Subthreshold RISC-V Cores
di: Djupdal, Asbjørn, et al.
Pubblicazione: (2025)

Web-Based Simulator of Superscalar RISC-V Processors
di: Jaros, Jiri, et al.
Pubblicazione: (2024)

MiniFloat-NN and ExSdotp: An ISA Extension and a Modular Open Hardware Unit for Low-Precision Training on RISC-V cores
di: Bertaccini, Luca, et al.
Pubblicazione: (2022)

IzhiRISC-V -- a RISC-V-based Processor with Custom ISA Extension for Spiking Neuron Networks Processing with Izhikevich Neurons
di: Szczerek, Wiktor J., et al.
Pubblicazione: (2025)

Verification and Validation (V&V)-in-the-Loop for RISC-V Design: The Holistic Vision of BZL
di: Ahmed, Sajjad, et al.
Pubblicazione: (2026)