FERIVer: An FPGA-assisted Emulated Framework for RTL Verification of RISC-V Processors

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autores principales:	Qin, Kun, Guo, Xiaorang, Schulz, Martin, Trinitis, Carsten
Formato:	Preprint
Publicado:	2025
Materias:	Hardware Architecture
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Internet

https://arxiv.org/abs/2504.05284