Neural Signal Compression using RAMAN tinyML Accelerator for BCI Applications
Fuente:
arXiv
Gespeichert in:
| Hauptverfasser: | Krishna, Adithya, Debnath, Sohan, Srivatsav, Madhuvanthi, van Schaik, André, Mehendale, Mahesh, Thakur, Chetan Singh |
|---|---|
| Format: | Preprint |
| Veröffentlicht: |
2025
|
| Schlagworte: | |
| Online-Zugang: | |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Ähnliche Einträge
When Routers, Switches and Interconnects Compute: A processing-in-interconnect Paradigm for Scalable Neuromorphic AI
von: Srivatsav, Madhuvanthi, et al.
Veröffentlicht: (2025)
von: Srivatsav, Madhuvanthi, et al.
Veröffentlicht: (2025)
Decoupled Access-Execute enabled DVFS for tinyML deployments on STM32 microcontrollers
von: Alvanaki, Elisavet Lydia, et al.
Veröffentlicht: (2024)
von: Alvanaki, Elisavet Lydia, et al.
Veröffentlicht: (2024)
HOMI: Ultra-Fast EdgeAI platform for Event Cameras
von: H, Shankaranarayanan, et al.
Veröffentlicht: (2025)
von: H, Shankaranarayanan, et al.
Veröffentlicht: (2025)
smallNet: Implementation of a convolutional layer in tiny FPGAs
von: Bascuñán, Fernanda Zapata, et al.
Veröffentlicht: (2025)
von: Bascuñán, Fernanda Zapata, et al.
Veröffentlicht: (2025)
Towards Employing FPGA and ASIP Acceleration to Enable Onboard AI/ML in Space Applications
von: Leon, Vasileios, et al.
Veröffentlicht: (2025)
von: Leon, Vasileios, et al.
Veröffentlicht: (2025)
Unlocking the AMD Neural Processing Unit for ML Training on the Client Using Bare-Metal-Programming Tools
von: Rösti, André, et al.
Veröffentlicht: (2025)
von: Rösti, André, et al.
Veröffentlicht: (2025)
MENAGE: Mixed-Signal Event-Driven Neuromorphic Accelerator for Edge Applications
von: Abdollahi, Armin, et al.
Veröffentlicht: (2024)
von: Abdollahi, Armin, et al.
Veröffentlicht: (2024)
Accelerating CRONet on AMD Versal AIE-ML Engines
von: Mhatre, Kaustubh, et al.
Veröffentlicht: (2026)
von: Mhatre, Kaustubh, et al.
Veröffentlicht: (2026)
RAS: A Bit-Exact rANS Accelerator For High-Performance Neural Lossless Compression
von: Qin, Yuchao, et al.
Veröffentlicht: (2025)
von: Qin, Yuchao, et al.
Veröffentlicht: (2025)
From PyTorch to Calyx: An Open-Source Compiler Toolchain for ML Accelerators
von: Xie, Jiahan, et al.
Veröffentlicht: (2025)
von: Xie, Jiahan, et al.
Veröffentlicht: (2025)
Co-Design of CNN Accelerators for TinyML using Approximate Matrix Decomposition
von: Morales, José Juan Hernández, et al.
Veröffentlicht: (2026)
von: Morales, José Juan Hernández, et al.
Veröffentlicht: (2026)
GAMA: High-Performance GEMM Acceleration on AMD Versal ML-Optimized AI Engines
von: Mhatre, Kaustubh, et al.
Veröffentlicht: (2025)
von: Mhatre, Kaustubh, et al.
Veröffentlicht: (2025)
J3DAI: A tiny DNN-Based Edge AI Accelerator for 3D-Stacked CMOS Image Sensor
von: Tain, Benoit, et al.
Veröffentlicht: (2025)
von: Tain, Benoit, et al.
Veröffentlicht: (2025)
CapsBeam: Accelerating Capsule Network based Beamformer for Ultrasound Non-Steered Plane Wave Imaging on Field Programmable Gate Array
von: Rahoof, Abdul, et al.
Veröffentlicht: (2025)
von: Rahoof, Abdul, et al.
Veröffentlicht: (2025)
An Irredundant and Compressed Data Layout to Optimize Bandwidth Utilization of FPGA Accelerators
von: Ferry, Corentin, et al.
Veröffentlicht: (2024)
von: Ferry, Corentin, et al.
Veröffentlicht: (2024)
Sequential Printed MLP Circuits for Super TinyML Multi-Sensory Applications
von: Saglam, Gurol, et al.
Veröffentlicht: (2024)
von: Saglam, Gurol, et al.
Veröffentlicht: (2024)
always_comm: An FPGA-based Hardware Accelerator for Audio/Video Compression and Transmission
von: Parthasarathy, Rishab, et al.
Veröffentlicht: (2025)
von: Parthasarathy, Rishab, et al.
Veröffentlicht: (2025)
SigDLA: A Deep Learning Accelerator Extension for Signal Processing
von: Fu, Fangfa, et al.
Veröffentlicht: (2024)
von: Fu, Fangfa, et al.
Veröffentlicht: (2024)
FEATHER: A Reconfigurable Accelerator with Data Reordering Support for Low-Cost On-Chip Dataflow Switching
von: Tong, Jianming, et al.
Veröffentlicht: (2024)
von: Tong, Jianming, et al.
Veröffentlicht: (2024)
A Tensor-Train Decomposition based Compression of LLMs on Group Vector Systolic Accelerator
von: Huang, Sixiao, et al.
Veröffentlicht: (2025)
von: Huang, Sixiao, et al.
Veröffentlicht: (2025)
ADS-IMC: Accelerating Data Sorting with In-Memory Computation
von: Dhakad, Narendra Singh, et al.
Veröffentlicht: (2026)
von: Dhakad, Narendra Singh, et al.
Veröffentlicht: (2026)
ArchXBench: A Complex Digital Systems Benchmark Suite for LLM Driven RTL Synthesis
von: Purini, Suresh, et al.
Veröffentlicht: (2025)
von: Purini, Suresh, et al.
Veröffentlicht: (2025)
RAMAN: Resource-efficient ApproxiMate Posit Processing for Algorithm-Hardware Co-desigN
von: Khan, Mohd Faisal, et al.
Veröffentlicht: (2025)
von: Khan, Mohd Faisal, et al.
Veröffentlicht: (2025)
Prosperity: Accelerating Spiking Neural Networks via Product Sparsity
von: Wei, Chiyue, et al.
Veröffentlicht: (2025)
von: Wei, Chiyue, et al.
Veröffentlicht: (2025)
GreenFPGA: Evaluating FPGAs as Environmentally Sustainable Computing Solutions
von: Sudarshan, Chetan Choppali, et al.
Veröffentlicht: (2023)
von: Sudarshan, Chetan Choppali, et al.
Veröffentlicht: (2023)
Signal Prediction for Digital Circuits by Sigmoidal Approximations using Neural Networks
von: Salzmann, Josef, et al.
Veröffentlicht: (2024)
von: Salzmann, Josef, et al.
Veröffentlicht: (2024)
FETTA: Flexible and Efficient Hardware Accelerator for Tensorized Neural Network Training
von: Lu, Jinming, et al.
Veröffentlicht: (2025)
von: Lu, Jinming, et al.
Veröffentlicht: (2025)
SnipSnap: A Joint Compression Format and Dataflow Co-Optimization Framework for Efficient Sparse LLM Accelerator Design
von: Wu, Junyi, et al.
Veröffentlicht: (2025)
von: Wu, Junyi, et al.
Veröffentlicht: (2025)
Hybrid SLC-MLC RRAM Mixed-Signal Processing-in-Memory Architecture for Transformer Acceleration via Gradient Redistribution
von: Song, Chang Eun, et al.
Veröffentlicht: (2025)
von: Song, Chang Eun, et al.
Veröffentlicht: (2025)
CIMPool: Scalable Neural Network Acceleration for Compute-In-Memory using Weight Pools
von: Li, Shurui, et al.
Veröffentlicht: (2025)
von: Li, Shurui, et al.
Veröffentlicht: (2025)
FPGA-Based Neural Network Accelerators for Space Applications: A Survey
von: Antunes, Pedro, et al.
Veröffentlicht: (2025)
von: Antunes, Pedro, et al.
Veröffentlicht: (2025)
Evaluating Large Language Models for Automatic Register Transfer Logic Generation via High-Level Synthesis
von: Swaroopa, Sneha, et al.
Veröffentlicht: (2024)
von: Swaroopa, Sneha, et al.
Veröffentlicht: (2024)
SIRA: Scaled-Integer Range Analysis for Optimizing FPGA Dataflow Neural Network Accelerators
von: Umuroglu, Yaman, et al.
Veröffentlicht: (2025)
von: Umuroglu, Yaman, et al.
Veröffentlicht: (2025)
CarbonSet: A Dataset to Analyze Trends and Benchmark the Sustainability of CPUs and GPUs
von: Hu, Jiajun, et al.
Veröffentlicht: (2025)
von: Hu, Jiajun, et al.
Veröffentlicht: (2025)
OLAF: Programmable Data Plane Acceleration for Asynchronous Distributed Reinforcement Learning
von: Krishna, Nehal Baganal, et al.
Veröffentlicht: (2025)
von: Krishna, Nehal Baganal, et al.
Veröffentlicht: (2025)
Low-latency machine learning FPGA accelerator for multi-qubit-state discrimination
von: Gautam, Pradeep Kumar, et al.
Veröffentlicht: (2024)
von: Gautam, Pradeep Kumar, et al.
Veröffentlicht: (2024)
Efficient Implementation of a Multi-Layer Gradient-Free Online-Trainable Spiking Neural Network on FPGA
von: Mehrabi, Ali, et al.
Veröffentlicht: (2023)
von: Mehrabi, Ali, et al.
Veröffentlicht: (2023)
Leveraging Application-Specific Knowledge for Energy-Efficient Deep Learning Accelerators on Resource-Constrained FPGAs
von: Qian, Chao
Veröffentlicht: (2025)
von: Qian, Chao
Veröffentlicht: (2025)
Cross-Layer Design of Vector-Symbolic Computing: Bridging Cognition and Brain-Inspired Hardware Acceleration
von: Du, Shuting, et al.
Veröffentlicht: (2025)
von: Du, Shuting, et al.
Veröffentlicht: (2025)
High Utilization Energy-Aware Real-Time Inference Deep Convolutional Neural Network Accelerator
von: Lin, Kuan-Ting, et al.
Veröffentlicht: (2025)
von: Lin, Kuan-Ting, et al.
Veröffentlicht: (2025)
Ähnliche Einträge
-
When Routers, Switches and Interconnects Compute: A processing-in-interconnect Paradigm for Scalable Neuromorphic AI
von: Srivatsav, Madhuvanthi, et al.
Veröffentlicht: (2025) -
Decoupled Access-Execute enabled DVFS for tinyML deployments on STM32 microcontrollers
von: Alvanaki, Elisavet Lydia, et al.
Veröffentlicht: (2024) -
HOMI: Ultra-Fast EdgeAI platform for Event Cameras
von: H, Shankaranarayanan, et al.
Veröffentlicht: (2025) -
smallNet: Implementation of a convolutional layer in tiny FPGAs
von: Bascuñán, Fernanda Zapata, et al.
Veröffentlicht: (2025) -
Towards Employing FPGA and ASIP Acceleration to Enable Onboard AI/ML in Space Applications
von: Leon, Vasileios, et al.
Veröffentlicht: (2025)