Buchumschlag

AraOS: Analyzing the Impact of Virtual Memory Management on Vector Unit Performance

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Perotti, Matteo, Maisto, Vincenzo, Imfeld, Moritz, Wistoff, Nils, Cilardo, Alessandro, Benini, Luca
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

A "New Ara" for Vector Computing: An Open Source Highly Efficient RISC-V V 1.0 Vector Processor Design
von: Perotti, Matteo, et al.
Veröffentlicht: (2022)

AraXL: A Physically Scalable, Ultra-Wide RISC-V Vector Processor Design for Fast and Efficient Computation on Long Vectors
von: Purayil, Navaneeth Kunhi, et al.
Veröffentlicht: (2025)

Ara2: Exploring Single- and Multi-Core Vector Processing with an Efficient RVV 1.0 Compliant Open-Source Processor
von: Perotti, Matteo, et al.
Veröffentlicht: (2023)

Spatz: Clustering Compact RISC-V-Based Vector Units to Maximize Computing Efficiency
von: Perotti, Matteo, et al.
Veröffentlicht: (2023)

TROOP: At-the-Roofline Performance for Vector Processors on Low Operational Intensity Workloads
von: Purayil, Navaneeth Kunhi, et al.
Veröffentlicht: (2025)

vCLIC: Towards Fast Interrupt Handling in Virtualized RISC-V Mixed-criticality Systems
von: Zelioli, Enrico, et al.
Veröffentlicht: (2024)

MX: Enhancing RISC-V's Vector ISA for Ultra-Low Overhead, Energy-Efficient Matrix Multiplication
von: Perotti, Matteo, et al.
Veröffentlicht: (2024)

Systematic Prevention of On-Core Timing Channels by Full Temporal Partitioning
von: Wistoff, Nils, et al.
Veröffentlicht: (2022)

Spatzformer: An Efficient Reconfigurable Dual-Core RISC-V V Cluster for Mixed Scalar-Vector Workloads
von: Perotti, Matteo, et al.
Veröffentlicht: (2024)

Ramping Up Open-Source RISC-V Cores: Assessing the Energy Efficiency of Superscalar, Out-of-Order Execution
von: Fu, Zexin, et al.
Veröffentlicht: (2025)

SentryCore: A RISC-V Co-Processor System for Safe, Real-Time Control Applications
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2024)

CVA6-VMRT: A Modular Approach Towards Time-Predictable Virtual Memory in a 64-bit Application Class RISC-V Processor
von: Reinwardt, Christopher, et al.
Veröffentlicht: (2025)

Quadrilatero: A RISC-V programmable matrix coprocessor for low-power edge applications
von: Cammarata, Danilo, et al.
Veröffentlicht: (2025)

Evaluating IOMMU-Based Shared Virtual Addressing for RISC-V Embedded Heterogeneous SoCs
von: Koenig, Cyril, et al.
Veröffentlicht: (2025)

CVA6S+: A Superscalar RISC-V Core with High-Throughput Memory Architecture
von: Tedeschi, Riccardo, et al.
Veröffentlicht: (2025)

Enabling Efficient Hybrid Systolic Computation in Shared L1-Memory Manycore Clusters
von: Mazzola, Sergio, et al.
Veröffentlicht: (2024)

MiniFloat-NN and ExSdotp: An ISA Extension and a Modular Open Hardware Unit for Low-Precision Training on RISC-V cores
von: Bertaccini, Luca, et al.
Veröffentlicht: (2022)

A Multicast-Capable AXI Crossbar for Many-core Machine Learning Accelerators
von: Colagrande, Luca, et al.
Veröffentlicht: (2025)

Late Breaking Results: Boosting Efficient Dual-Issue Execution on Lightweight RISC-V Cores
von: Colagrande, Luca, et al.
Veröffentlicht: (2026)

Dual-Issue Execution of Mixed Integer and Floating-Point Workloads on Energy-Efficient In-Order RISC-V Cores
von: Colagrande, Luca, et al.
Veröffentlicht: (2025)

Occamy: A 432-Core 28.1 DP-GFLOP/s/W 83% FPU Utilization Dual-Chiplet, Dual-HBM2E RISC-V-based Accelerator for Stencil and Sparse Linear Algebra Computations with 8-to-64-bit Floating-Point Support in 12nm FinFET
von: Paulin, Gianna, et al.
Veröffentlicht: (2024)

A Direct Memory Access Controller (DMAC) for Irregular Data Transfers on RISC-V Linux Systems
von: Benz, Thomas, et al.
Veröffentlicht: (2025)

Occamy: A 432-Core Dual-Chiplet Dual-HBM2E 768-DP-GFLOP/s RISC-V System for 8-to-64-bit Dense and Sparse Computing in 12nm FinFET
von: Scheffler, Paul, et al.
Veröffentlicht: (2025)

VMXDOTP: A RISC-V Vector ISA Extension for Efficient Microscaling (MX) Format Acceleration
von: Wipfli, Max, et al.
Veröffentlicht: (2026)

Trikarenos: A Fault-Tolerant RISC-V-based Microcontroller for CubeSats in 28nm
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2023)

Late Breaking Results: A RISC-V ISA Extension for Chaining in Scalar Processors
von: Colagrande, Luca, et al.
Veröffentlicht: (2025)

LRSCwait: Enabling Scalable and Efficient Synchronization in Manycore Systems through Polling-Free and Retry-Free Operation
von: Riedel, Samuel, et al.
Veröffentlicht: (2024)

PELS: A Lightweight and Flexible Peripheral Event Linking System for Ultra-Low Power IoT Processors
von: Ottaviano, Alessandro, et al.
Veröffentlicht: (2023)

Stella Nera: A Differentiable Maddness-Based Hardware Accelerator for Efficient Approximate Matrix Multiplication
von: Schönleber, Jannis, et al.
Veröffentlicht: (2023)

Fused-Tiled Layers: Minimizing Data Movement on RISC-V SoCs with Software-Managed Caches
von: Jung, Victor J. B., et al.
Veröffentlicht: (2025)

Instruction Scheduling in the Saturn Vector Unit
von: Zhao, Jerry, et al.
Veröffentlicht: (2024)

Optimizing Offload Performance in Heterogeneous MPSoCs
von: Colagrande, Luca, et al.
Veröffentlicht: (2024)

A Heterogeneous RISC-V based SoC for Secure Nano-UAV Navigation
von: Valente, Luca, et al.
Veröffentlicht: (2024)

relOBI: A Reliable Low-latency Interconnect for Tightly-Coupled On-chip Communication
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2025)

How to keep pushing ML accelerator performance? Know your rooflines!
von: Verhelst, Marian, et al.
Veröffentlicht: (2025)

O-POPE: High-Frequency Pipelined Outer Product based GEMM acceleration with minimal buffering overhead
von: Cammarata, Danilo, et al.
Veröffentlicht: (2026)

FlatAttention: Dataflow and Fabric Collectives Co-Optimization for Large Attention-Based Model Inference on Tile-Based Accelerators
von: Zhang, Chi, et al.
Veröffentlicht: (2026)

A Dynamic Allocation Scheme for Adaptive Shared-Memory Mapping on Kilo-core RV Clusters for Attention-Based Model Deployment
von: Wang, Bowen, et al.
Veröffentlicht: (2025)

HULK-V: a Heterogeneous Ultra-low-power Linux capable RISC-V SoC
von: Valente, Luca, et al.
Veröffentlicht: (2022)

xTern: Energy-Efficient Ternary Neural Network Inference on RISC-V-Based Edge Systems
von: Rutishauser, Georg, et al.
Veröffentlicht: (2024)