ERASER: Efficient RTL FAult Simulation Framework with Trimmed Execution Redundancy

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Tang, Jiaping, Mu, Jianan, Liu, Silin, Liu, Zizhen, Gu, Feng, Zhang, Xinyu, Wang, Leyan, Liang, Shenwen, Ye, Jing, Li, Huawei, Li, Xiaowei
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Online

https://arxiv.org/abs/2504.16473