ERASER: Efficient RTL FAult Simulation Framework with Trimmed Execution Redundancy

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Tang, Jiaping, Mu, Jianan, Liu, Silin, Liu, Zizhen, Gu, Feng, Zhang, Xinyu, Wang, Leyan, Liang, Shenwen, Ye, Jing, Li, Huawei, Li, Xiaowei
Natura:	Preprint
Pubblicazione:	2025
Soggetti:	Hardware Architecture
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Accesso online

https://arxiv.org/abs/2504.16473