Memory-efficient Sketch Acceleration for Handling Large Network Flows on FPGAs

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autores principales:	Han, Zhaoyang, Qian, Yicheng, Zink, Michael, Leeser, Miriam
Formato:	Preprint
Publicado:	2025
Materias:	Hardware Architecture Networking and Internet Architecture
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Internet

https://arxiv.org/abs/2504.16896