Low latency FPGA implementation of twisted Edward curve cryptography hardware accelerator over prime field

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Hossain, Md Rownak, Rahman, Md Sazedur, Zaman, Kh Shahriya, Fezzani, Walid El, Bhuiyan, Mohammad Arif Sobhan, Kang, Chia Chao, Yew, Teh Jia, Miraz, Mahdi H.
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Cryptography and Security Networking and Internet Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Online

https://arxiv.org/abs/2504.21342