Buchumschlag

CircuitFusion: Multimodal Circuit Representation Learning for Agile Chip Design

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Fang, Wenji, Liu, Shang, Wang, Jing, Xie, Zhiyao
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

A Survey of Circuit Foundation Model: Foundation AI Models for VLSI Circuit Design and EDA
von: Fang, Wenji, et al.
Veröffentlicht: (2025)

GenEDA: Towards Generative Netlist Functional Reasoning via Cross-Modal Circuit Encoder-Decoder Alignment
von: Fang, Wenji, et al.
Veröffentlicht: (2025)

OpenLLM-RTL: Open Dataset and Benchmark for LLM-Aided Design RTL Generation
von: Liu, Shang, et al.
Veröffentlicht: (2025)

Annotating Slack Directly on Your Verilog: Fine-Grained RTL Timing Evaluation for Early Optimization
von: Fang, Wenji, et al.
Veröffentlicht: (2024)

SpecLLM: Exploring Generation and Review of VLSI Design Specification with Large Language Model
von: Li, Mengming, et al.
Veröffentlicht: (2024)

AssertLLM: Generating Hardware Verification Assertions from Design Specifications via Multi-LLMs
von: Yan, Zhiyuan, et al.
Veröffentlicht: (2024)

AssertLLM: Generating and Evaluating Hardware Verification Assertions from Design Specifications via Multi-LLMs
von: Fang, Wenji, et al.
Veröffentlicht: (2024)

ShortCircuit: AlphaZero-Driven Circuit Design
von: Tsaras, Dimitrios, et al.
Veröffentlicht: (2024)

NetTAG: A Multimodal RTL-and-Layout-Aligned Netlist Foundation Model via Text-Attributed Graph
von: Fang, Wenji, et al.
Veröffentlicht: (2025)

RTLCoder: Outperforming GPT-3.5 in Design RTL Generation with Our Open-Source Dataset and Lightweight Solution
von: Liu, Shang, et al.
Veröffentlicht: (2023)

ATLAS: A Self-Supervised and Cross-Stage Netlist Power Model for Fine-Grained Time-Based Layout Power Analysis
von: Li, Wenkai, et al.
Veröffentlicht: (2025)

AI-Powered Agile Analog Circuit Design and Optimization
von: Hu, Jinhai, et al.
Veröffentlicht: (2025)

AssertLLM2: A Comprehensive LLM Benchmark for Assertion Generation from Design Specifications
von: Wu, Yuchao, et al.
Veröffentlicht: (2026)

Dr. RTL: Autonomous Agentic RTL Optimization through Tool-Grounded Self-Improvement
von: Fang, Wenji, et al.
Veröffentlicht: (2026)

Profile-Guided Temporal Prefetching
von: Li, Mengming, et al.
Veröffentlicht: (2025)

Ultra Low-Power SDM-based Circuit-Switching for Networks-on-Chip
von: Zaeemi, Meysam, et al.
Veröffentlicht: (2026)

ChipMind: Retrieval-Augmented Reasoning for Long-Context Circuit Design Specifications
von: Xing, Changwen, et al.
Veröffentlicht: (2025)

Circuit Diagram Retrieval Based on Hierarchical Circuit Graph Representation
von: Gao, Ming, et al.
Veröffentlicht: (2025)

DeepGate4: Efficient and Effective Representation Learning for Circuit Design at Scale
von: Zheng, Ziyang, et al.
Veröffentlicht: (2025)

Designing Approximate Arithmetic Circuits with Combined Error Constraints
von: Češka, Milan, et al.
Veröffentlicht: (2022)

ReadyPower: A Reliable, Interpretable, and Handy Architectural Power Model Based on Analytical Framework
von: Zhang, Qijun, et al.
Veröffentlicht: (2025)

ArchPower: Dataset for Architecture-Level Power Modeling of Modern CPU Design
von: Zhang, Qijun, et al.
Veröffentlicht: (2025)

Recurrent CircuitSAT Sampling for Sequential Circuits
von: Ardakani, Arash, et al.
Veröffentlicht: (2025)

ChipExpert: The Open-Source Integrated-Circuit-Design-Specific Large Language Model
von: Xu, Ning, et al.
Veröffentlicht: (2024)

Pointer: An Energy-Efficient ReRAM-based Point Cloud Recognition Accelerator with Inter-layer and Intra-layer Optimizations
von: Zhang, Qijun, et al.
Veröffentlicht: (2024)

CPPL: A Circuit Prompt Programming Language
von: Yin, Shuo, et al.
Veröffentlicht: (2026)

The Dawn of AI-Native EDA: Opportunities and Challenges of Large Circuit Models
von: Chen, Lei, et al.
Veröffentlicht: (2024)

DeepSeq2: Enhanced Sequential Circuit Learning with Disentangled Representations
von: Khan, Sadaf, et al.
Veröffentlicht: (2024)

Finesse: An Agile Design Framework for Pairing-based Cryptography via Software/Hardware Co-Design
von: Pan, Tianwei, et al.
Veröffentlicht: (2025)

JugglePAC: A Pipelined Accumulation Circuit
von: Houraniah, Ahmad, et al.
Veröffentlicht: (2023)

SRAM-PG: Power Delivery Network Benchmarks from SRAM Circuits
von: Shen, Shan, et al.
Veröffentlicht: (2024)

AnalogSeeker: An Open-source Foundation Language Model for Analog Circuit Design
von: Chen, Zihao, et al.
Veröffentlicht: (2025)

CircuitVAE: Efficient and Scalable Latent Circuit Optimization
von: Song, Jialin, et al.
Veröffentlicht: (2024)

Constant Depth Threshold Circuits For Exhaustive Epistasis Detection
von: Ribeiro, André, et al.
Veröffentlicht: (2026)

A Review of SRAM-based Compute-in-Memory Circuits
von: Yoshioka, Kentaro, et al.
Veröffentlicht: (2024)

PICBench: Benchmarking LLMs for Photonic Integrated Circuits Design
von: Wu, Yuchao, et al.
Veröffentlicht: (2025)

PrefixLLM: LLM-aided Prefix Circuit Design
von: Xiao, Weihua, et al.
Veröffentlicht: (2024)

Through Silicon Via Aware Design Planning for Thermally Efficient 3-D Integrated Circuits
von: Chen, Yibo, et al.
Veröffentlicht: (2025)

Soft Error Probability Estimation of Nano-scale Combinational Circuits
von: Jockar, Ali, et al.
Veröffentlicht: (2025)

DEMOTIC: A Differentiable Sampler for Multi-Level Digital Circuits
von: Ardakani, Arash, et al.
Veröffentlicht: (2025)