CVA6S+: A Superscalar RISC-V Core with High-Throughput Memory Architecture

Documenti analoghi

• Using a Performance Model to Implement a Superscalar CVA6
  di: Allart, Côme, et al.
  Pubblicazione: (2024)
• Ramping Up Open-Source RISC-V Cores: Assessing the Energy Efficiency of Superscalar, Out-of-Order Execution
  di: Fu, Zexin, et al.
  Pubblicazione: (2025)
• Culsans: An Efficient Snoop-based Coherency Unit for the CVA6 Open Source RISC-V application processor
  di: Tedeschi, Riccardo, et al.
  Pubblicazione: (2024)
• CVA6-CFI: A First Glance at RISC-V Control-Flow Integrity Extensions
  di: Manoni, Simone, et al.
  Pubblicazione: (2026)
• Web-Based Simulator of Superscalar RISC-V Processors
  di: Jaros, Jiri, et al.
  Pubblicazione: (2024)