Buchumschlag

VeriReason: Reinforcement Learning with Testbench Feedback for Reasoning-Enhanced Verilog Generation

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Wang, Yiting, Sun, Guoheng, Ye, Wanghao, Qu, Gang, Li, Ang
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Artificial Intelligence Hardware Architecture Machine Learning Programming Languages
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

SymRTLO: Enhancing RTL Code Optimization with LLMs and Neuron-Inspired Symbolic Reasoning
von: Wang, Yiting, et al.
Veröffentlicht: (2025)

Insights from Verification: Training a Verilog Generation LLM with Reinforcement Learning with Testbench Feedback
von: Wang, Ning, et al.
Veröffentlicht: (2025)

VeriGRAG: Enhancing LLM-Based Verilog Code Generation with Structure-Aware Soft Prompts
von: Zhao, Jiayu, et al.
Veröffentlicht: (2025)

VeriMind: Agentic LLM for Automated Verilog Generation with a Novel Evaluation Metric
von: Nadimi, Bardia, et al.
Veröffentlicht: (2025)

EvoVerilog: Large Langugage Model Assisted Evolution of Verilog Code
von: Guo, Ping, et al.
Veröffentlicht: (2025)

ChipSeek: Optimizing Verilog Generation via EDA-Integrated Reinforcement Learning
von: Chen, Zhirong, et al.
Veröffentlicht: (2025)

Automatically Improving LLM-based Verilog Generation using EDA Tool Feedback
von: Blocklove, Jason, et al.
Veröffentlicht: (2024)

hdl2v: A Code Translation Dataset for Enhanced LLM Verilog Generation
von: Hong, Charles, et al.
Veröffentlicht: (2025)

QiMeng-CodeV-R1: Reasoning-Enhanced Verilog Generation
von: Zhu, Yaoyu, et al.
Veröffentlicht: (2025)

PyraNet: A Multi-Layered Hierarchical Dataset for Verilog
von: Nadimi, Bardia, et al.
Veröffentlicht: (2024)

CoopetitiveV: Leveraging LLM-powered Coopetitive Multi-Agent Prompting for High-quality Verilog Generation
von: Mi, Zhendong, et al.
Veröffentlicht: (2024)

ReasoningV: Efficient Verilog Code Generation with Adaptive Hybrid Reasoning Model
von: Qin, Haiyan, et al.
Veröffentlicht: (2025)

QiMeng-SALV: Signal-Aware Learning for Verilog Code Generation
von: Zhang, Yang, et al.
Veröffentlicht: (2025)

MG-Verilog: Multi-grained Dataset Towards Enhanced LLM-assisted Verilog Generation
von: Zhang, Yongan, et al.
Veröffentlicht: (2024)

VerilogMonkey: Exploring Parallel Scaling for Automated Verilog Code Generation with LLMs
von: Niu, Juxin, et al.
Veröffentlicht: (2025)

VFocus: Better Verilog Generation from Large Language Model via Focused Reasoning
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

VRank: Enhancing Verilog Code Generation from Large Language Models via Self-Consistency
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

Large Language Model for Verilog Generation with Code-Structure-Guided Reinforcement Learning
von: Wang, Ning, et al.
Veröffentlicht: (2024)

ProtocolLLM: RTL Benchmark for SystemVerilog Generation of Communication Protocols
von: Sheth, Arnav, et al.
Veröffentlicht: (2025)

HaVen: Hallucination-Mitigated LLM for Verilog Code Generation Aligned with HDL Engineers
von: Yang, Yiyao, et al.
Veröffentlicht: (2025)

VeriLoC: Line-of-Code Level Prediction of Hardware Design Quality from Verilog Code
von: Hemadri, Raghu Vamshi, et al.
Veröffentlicht: (2025)

HAVEN: Hybrid Automated Verification ENgine for UVM Testbench Synthesis with LLMs
von: Meng, Chang-Chih, et al.
Veröffentlicht: (2026)

Mitigating hallucinations and omissions in LLMs for invertible problems: An application to hardware logic design automation
von: Cassidy, Andrew S., et al.
Veröffentlicht: (2025)

Enabling New HDLs with Agents
von: Zakharov, Mark, et al.
Veröffentlicht: (2024)

Autocomp: A Powerful and Portable Code Optimizer for Tensor Accelerators
von: Hong, Charles, et al.
Veröffentlicht: (2025)

HiVeGen -- Hierarchical LLM-based Verilog Generation for Scalable Chip Design
von: Tang, Jinwei, et al.
Veröffentlicht: (2024)

QiMeng-CRUX: Narrowing the Gap Between Natural Language and Verilog via Core Refined Understanding eXpression for Circuit Design
von: Huang, Lei, et al.
Veröffentlicht: (2025)

VeriCWEty: Embedding enabled Line-Level CWE Detection in Verilog
von: Roy, Prithwish Basu, et al.
Veröffentlicht: (2026)

VeriInteresting: An Empirical Study of Model Prompt Interactions in Verilog Code Generation
von: Collini, Luca, et al.
Veröffentlicht: (2026)

MCP4EDA: LLM-Powered Model Context Protocol RTL-to-GDSII Automation with Backend Aware Synthesis Optimization
von: Wang, Yiting, et al.
Veröffentlicht: (2025)

VeriCoder: Enhancing LLM-Based RTL Code Generation through Functional Correctness Validation
von: Wei, Anjiang, et al.
Veröffentlicht: (2025)

VerilogDB: The Largest, Highest-Quality Dataset with a Preprocessing Framework for LLM-based RTL Generation
von: Calzada, Paul E., et al.
Veröffentlicht: (2025)

ChipGPT: How far are we from natural language hardware design
von: Chang, Kaiyan, et al.
Veröffentlicht: (2023)

GPU Performance Portability needs Autotuning
von: Ringlein, Burkhard, et al.
Veröffentlicht: (2025)

Data is all you need: Finetuning LLMs for Chip Design via an Automated design-data augmentation framework
von: Chang, Kaiyan, et al.
Veröffentlicht: (2024)

Large Language Model for Verilog Code Generation: Literature Review and the Road Ahead
von: Yang, Guang, et al.
Veröffentlicht: (2025)

Evaluating LLMs for Hardware Design and Test
von: Blocklove, Jason, et al.
Veröffentlicht: (2024)

CASS: Nvidia to AMD Transpilation with Data, Models, and Benchmark
von: Heakl, Ahmed, et al.
Veröffentlicht: (2025)

LLM-FSM: Scaling Large Language Models for Finite-State Reasoning in RTL Code Generation
von: Wu, Yuheng, et al.
Veröffentlicht: (2026)

Zero-Shot RTL Code Generation with Attention Sink Augmented Large Language Models
von: Sandal, Selim, et al.
Veröffentlicht: (2024)