AES-RV: Hardware-Efficient RISC-V Accelerator with Low-Latency AES Instruction Extension for IoT Security

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Nguyen, Van Tinh, Pham, Phuc Hung, Le, Vu Trung Duong, Pham, Hoai Luan, Vu, Tuan Hai, Tran, Thi Diem
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture Cryptography and Security C.3; B.6.3; E.3
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Online

https://arxiv.org/abs/2505.11880