Buchumschlag

HDLxGraph: Bridging Large Language Models and HDL Repositories via HDL Graph Databases

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Zheng, Pingqing, Qin, Jiayin, Zhang, Fuqi, Chitla, Niraj, Wan, Zishen, Wu, Shang, Cao, Yu, Ding, Caiwen, Yang, Zhao
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture Computation and Language Machine Learning
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

RTGS: Real-Time 3D Gaussian Splatting SLAM via Multi-Level Redundancy Reduction
von: Li, Leshu, et al.
Veröffentlicht: (2025)

RuC: HDL-Agnostic Rule Completion Benchmark Generation
von: Domingo, Arnau Ayguadé, et al.
Veröffentlicht: (2026)

Classification-Based Automatic HDL Code Generation Using LLMs
von: Sun, Wenhao, et al.
Veröffentlicht: (2024)

A Novel HDL Code Generator for Effectively Testing FPGA Logic Synthesis Compilers
von: Xu, Zhihao, et al.
Veröffentlicht: (2024)

RTL-Breaker: Assessing the Security of LLMs against Backdoor Attacks on HDL Code Generation
von: Mankali, Lakshmi Likhitha, et al.
Veröffentlicht: (2024)

HaVen: Hallucination-Mitigated LLM for Verilog Code Generation Aligned with HDL Engineers
von: Yang, Yiyao, et al.
Veröffentlicht: (2025)

ReaLM: Reliable and Efficient Large Language Model Inference with Statistical Algorithm-Based Fault Tolerance
von: Xie, Tong, et al.
Veröffentlicht: (2025)

HDLdebugger: Streamlining HDL debugging with Large Language Models
von: Yao, Xufeng, et al.
Veröffentlicht: (2024)

Cross-Layer Design of Vector-Symbolic Computing: Bridging Cognition and Brain-Inspired Hardware Acceleration
von: Du, Shuting, et al.
Veröffentlicht: (2025)

MAHL: Multi-Agent LLM-Guided Hierarchical Chiplet Design with Adaptive Debugging
von: Tang, Jinwei, et al.
Veröffentlicht: (2025)

HiVeGen -- Hierarchical LLM-based Verilog Generation for Scalable Chip Design
von: Tang, Jinwei, et al.
Veröffentlicht: (2024)

aLEAKator: HDL Mixed-Domain Simulation for Masked Hardware \& Software Formal Verification
von: Amiot, Noé, et al.
Veröffentlicht: (2025)

A VM-HDL Co-Simulation Framework for Systems with PCIe-Connected FPGAs
von: Cho, Shenghsun, et al.
Veröffentlicht: (2025)

Bridging the Last Mile of Circuit Design: PostEDA-Bench, a Hierarchical Benchmark for PPA Convergence and DRC Fixing
von: Liu, Pengju, et al.
Veröffentlicht: (2026)

LLM-VeriPPA: Power, Performance, and Area Optimization aware Verilog Code Generation with Large Language Models
von: Thorat, Kiran, et al.
Veröffentlicht: (2025)

Mozart: Modularized and Efficient MoE Training on 3.5D Wafer-Scale Chiplet Architectures
von: Luo, Shuqing, et al.
Veröffentlicht: (2026)

CogSys: Efficient and Scalable Neurosymbolic Cognition System via Algorithm-Hardware Co-Design
von: Wan, Zishen, et al.
Veröffentlicht: (2025)

ADDT -- A Digital Twin Framework for Proactive Safety Validation in Autonomous Driving Systems
von: Yu, Bo, et al.
Veröffentlicht: (2025)

Graphitron: A Domain Specific Language for FPGA-based Graph Processing Accelerator Generation
von: Zhang, Xinmiao, et al.
Veröffentlicht: (2024)

FLARE: One-Shot PE-Level Fault Localization in Systolic Arrays via Algebraic Test Vectors
von: Venkatasubramanian, Logashree, et al.
Veröffentlicht: (2026)

SCALE-Sim v3: A modular cycle-accurate systolic accelerator simulator for end-to-end system analysis
von: Raj, Ritik, et al.
Veröffentlicht: (2025)

SATA: Sparsity-Aware Scheduling for Selective Token Attention
von: Fan, Zhenkun, et al.
Veröffentlicht: (2026)

Piccolo: Large-Scale Graph Processing with Fine-Grained In-Memory Scatter-Gather
von: Shin, Changmin, et al.
Veröffentlicht: (2025)

ACS: Concurrent Kernel Execution on Irregular, Input-Dependent Computational Graphs
von: Durvasula, Sankeerth, et al.
Veröffentlicht: (2024)

GDR-HGNN: A Heterogeneous Graph Neural Networks Accelerator Frontend with Graph Decoupling and Recoupling
von: Xue, Runzhen, et al.
Veröffentlicht: (2024)

REASON: Accelerating Probabilistic Logical Reasoning for Scalable Neuro-Symbolic Intelligence
von: Wan, Zishen, et al.
Veröffentlicht: (2026)

HAAN: A Holistic Approach for Accelerating Normalization Operations in Large Language Models
von: Peng, Tianfan, et al.
Veröffentlicht: (2025)

CREATE: Cross-Layer Resilience Characterization and Optimization for Efficient yet Reliable Embodied AI Systems
von: Xie, Tong, et al.
Veröffentlicht: (2026)

Leveraging Recurrent Patterns in Graph Accelerators
von: Rahimi, Masoud, et al.
Veröffentlicht: (2025)

Optimizing Branch Predictor for Graph Applications
von: Upasna, et al.
Veröffentlicht: (2026)

Accelerating Neural Networks for Large Language Models and Graph Processing with Silicon Photonics
von: Afifi, Salma, et al.
Veröffentlicht: (2024)

NDSEARCH: Accelerating Graph-Traversal-Based Approximate Nearest Neighbor Search through Near Data Processing
von: Wang, Yitu, et al.
Veröffentlicht: (2023)

H3DFact: Heterogeneous 3D Integrated CIM for Factorization with Holographic Perceptual Representations
von: Wan, Zishen, et al.
Veröffentlicht: (2024)

Efficient and Accurate Graph Classification with Hyperdimensional Computing on FPGA
von: Arockiaraj, Jebacyril, et al.
Veröffentlicht: (2025)

RidgeWalker: Perfectly Pipelined Graph Random Walks on FPGAs
von: Tan, Hongshi, et al.
Veröffentlicht: (2026)

ROVER: RTL Optimization via Verified E-Graph Rewriting
von: Coward, Samuel, et al.
Veröffentlicht: (2024)

AnalogMaster: Large Language Model-based Automated Analog IC Design Framework from Image to Layout
von: Qin, Xian Rong, et al.
Veröffentlicht: (2026)

Hybrid JIT-CUDA Graph Optimization for Low-Latency Large Language Model Inference
von: Yadav, Divakar Kumar, et al.
Veröffentlicht: (2026)

Affordable HPC: Leveraging Small Clusters for Big Data and Graph Computing
von: Wu, Ruilong, et al.
Veröffentlicht: (2024)

ITERA-LLM: Boosting Sub-8-Bit Large Language Model Inference via Iterative Tensor Decomposition
von: Zheng, Keran, et al.
Veröffentlicht: (2025)