Veritas: Deterministic Verilog Code Synthesis from LLM-Generated Conjunctive Normal Form

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Roy, Prithwish Basu, Saha, Akashdeep, Alam, Manaar, Knechtel, Johann, Maniatakos, Michail, Sinanoglu, Ozgur, Karri, Ramesh
Format:	Preprint
Publié:	2025
Sujets:	Hardware Architecture
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2506.00005