:: Library Catalog

Buchumschlag

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Xiao, Yifeng, Xu, Yurong, Yan, Ning, Mortazavi, Masood, Nuzzo, Pierluigi
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Machine Learning Artificial Intelligence Hardware Architecture I.2.6; C.3
Online-Zugang:	https://arxiv.org/abs/2506.03474
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

OpenEye: A Scalable Open-Source Hardware Accelerator for DNNs
von: Lebold, Denis, et al.
Veröffentlicht: (2026)

FPGA-Accelerated RISC-V ISA Extensions for Efficient Neural Network Inference on Edge Devices
von: Parameshwara, Arya, et al.
Veröffentlicht: (2025)

Is Finer Better? The Limits of Microscaling Formats in Large Language Models
von: Fasoli, Andrea, et al.
Veröffentlicht: (2026)

Photonic AI: A Hybrid Diffractive Holographic Neural System for Passive Optical Real-Time Image Classification
von: Hiremath, Prakul Sunil
Veröffentlicht: (2026)

Accelerating Recommendation System Training by Leveraging Popular Choices
von: Adnan, Muhammad, et al.
Veröffentlicht: (2021)

Nonvolatile Charge-Domain Attention with HZO Ferroelectric Capacitors: A Simulation-Based Device-to-System Evaluation
von: Abouagour, Faris
Veröffentlicht: (2026)

Biological Intuition on Digital Hardware: An RTL Implementation of Poisson-Encoded SNNs for Static Image Classification
von: Das, Debabrata, et al.
Veröffentlicht: (2026)

Exploring LLM-based Verilog Code Generation with Data-Efficient Fine-Tuning and Testbench Automation
von: Chen, Mu-Chi, et al.
Veröffentlicht: (2026)

CPU Simulation with Ranked Set Sampling and Repeated Subsampling
von: Ekman, Magnus
Veröffentlicht: (2026)

CPU Simulation Using Two-Phase Stratified Sampling
von: Ekman, Magnus
Veröffentlicht: (2026)

Machine Learning for Energy-Performance-aware Scheduling
von: Hu, Zheyuan, et al.
Veröffentlicht: (2026)

EM-Aware Physical Synthesis: Neural Inductor Modeling and Intelligent Placement & Routing for RF Circuits
von: Huang, Yilun, et al.
Veröffentlicht: (2026)

SiliconMind-V1: Multi-Agent Distillation and Debug-Reasoning Workflows for Verilog Code Generation
von: Chen, Mu-Chi, et al.
Veröffentlicht: (2026)

GainSight: A Unified Framework for Data Lifetime Profiling and Heterogeneous Memory Composition
von: Li, Peijing, et al.
Veröffentlicht: (2025)

Chameleon: A MatMul-Free Temporal Convolutional Network Accelerator for End-to-End Few-Shot and Continual Learning from Sequential Data
von: Blanken, Douwe den, et al.
Veröffentlicht: (2025)

GSIM: Accelerating RTL Simulation for Large-Scale Designs
von: Chen, Lu, et al.
Veröffentlicht: (2025)

High Utilization Energy-Aware Real-Time Inference Deep Convolutional Neural Network Accelerator
von: Lin, Kuan-Ting, et al.
Veröffentlicht: (2025)

Hardware-Aware Neural Network Compilation with Learned Optimization: A RISC-V Accelerator Approach
von: Ganti, Ravindra, et al.
Veröffentlicht: (2025)

ChipCraftBrain: Validation-First RTL Generation via Multi-Agent Orchestration
von: Eryilmaz, Cagri
Veröffentlicht: (2026)

CXL-ClusterSim: Modeling CXL-based Disaggregated Memory Cluster for Pooling and Sharing using gem5 and SST
von: Goswami, Kaustav, et al.
Veröffentlicht: (2026)

parti-gem5: gem5's Timing Mode Parallelised
von: Cubero-Cascante, José, et al.
Veröffentlicht: (2023)

Special Session: Sustainable Deployment of Deep Neural Networks on Non-Volatile Compute-in-Memory Accelerators
von: Qin, Yifan, et al.
Veröffentlicht: (2025)

GDR-HGNN: A Heterogeneous Graph Neural Networks Accelerator Frontend with Graph Decoupling and Recoupling
von: Xue, Runzhen, et al.
Veröffentlicht: (2024)

Chiplet-Gym: Optimizing Chiplet-based AI Accelerator Design with Reinforcement Learning
von: Mishty, Kaniz, et al.
Veröffentlicht: (2024)

SynapticCore-X: A Modular Neural Processing Architecture for Low-Cost FPGA Acceleration
von: Parameshwara, Arya
Veröffentlicht: (2025)

Prosperity: Accelerating Spiking Neural Networks via Product Sparsity
von: Wei, Chiyue, et al.
Veröffentlicht: (2025)

Comprehensive Design Space Exploration for Tensorized Neural Network Hardware Accelerators
von: Zhang, Jinsong, et al.
Veröffentlicht: (2025)

Exploring Quantization and Mapping Synergy in Hardware-Aware Deep Neural Network Accelerators
von: Klhufek, Jan, et al.
Veröffentlicht: (2024)

Differentiable Logic Synthesis: Spectral Coefficient Selection via Sinkhorn-Constrained Composition
von: Pavlov, Gorgi
Veröffentlicht: (2026)

FETTA: Flexible and Efficient Hardware Accelerator for Tensorized Neural Network Training
von: Lu, Jinming, et al.
Veröffentlicht: (2025)

GRAU: Generic Reconfigurable Activation Unit Design for Neural Network Hardware Accelerators
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)

RulePlanner: All-in-One Reinforcement Learner for Unifying Design Rules in 3D Floorplanning
von: Zhong, Ruizhe, et al.
Veröffentlicht: (2026)

CIMPool: Scalable Neural Network Acceleration for Compute-In-Memory using Weight Pools
von: Li, Shurui, et al.
Veröffentlicht: (2025)

Megakernel vs Wavefront GPU Path Tracing
von: Padilla, Rafael, et al.
Veröffentlicht: (2026)

Accelerating Boolean Constraint Propagation for Efficient SAT-Solving on FPGAs
von: Govindasamy, Hariprasadh, et al.
Veröffentlicht: (2024)

RTeAAL Sim: Using Tensor Algebra to Represent and Accelerate RTL Simulation (Extended Version)
von: Zhu, Yan, et al.
Veröffentlicht: (2026)

Hardware Efficient Accelerator for Spiking Transformer With Reconfigurable Parallel Time Step Computing
von: Chen, Bo-Yu, et al.
Veröffentlicht: (2025)

RAS: A Bit-Exact rANS Accelerator For High-Performance Neural Lossless Compression
von: Qin, Yuchao, et al.
Veröffentlicht: (2025)

STAR: An Efficient Softmax Engine for Attention Model with RRAM Crossbar
von: Zhai, Yifeng, et al.
Veröffentlicht: (2024)

SIRA: Scaled-Integer Range Analysis for Optimizing FPGA Dataflow Neural Network Accelerators
von: Umuroglu, Yaman, et al.
Veröffentlicht: (2025)