Design and Implementation of a RISC-V SoC with Custom DSP Accelerators for Edge Computing

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autor principal:	Yadav, Priyanshu
Formato:	Preprint
Publicado:	2025
Materias:	Hardware Architecture Artificial Intelligence Signal Processing C.1.3, B.5.2, I.5.1 C.1.3, B.5.2, I.5.1 C.1.3, B.5.2, I.5.1
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Internet

https://arxiv.org/abs/2506.06693