VeriLoC: Line-of-Code Level Prediction of Hardware Design Quality from Verilog Code

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Hemadri, Raghu Vamshi, Bhandari, Jitendra, Nakkab, Andre, Knechtel, Johann, Gopalan, Badri P, Narayanaswamy, Ramesh, Karri, Ramesh, Garg, Siddharth
Format:	Preprint
Publié:	2025
Sujets:	Hardware Architecture Artificial Intelligence
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2506.07239