Buchumschlag

VeriLoC: Line-of-Code Level Prediction of Hardware Design Quality from Verilog Code

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Hemadri, Raghu Vamshi, Bhandari, Jitendra, Nakkab, Andre, Knechtel, Johann, Gopalan, Badri P, Narayanaswamy, Ramesh, Karri, Ramesh, Garg, Siddharth
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture Artificial Intelligence
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

LLM-Aided Testbench Generation and Bug Detection for Finite-State Machines
von: Bhandari, Jitendra, et al.
Veröffentlicht: (2024)

VeriContaminated: Assessing LLM-Driven Verilog Coding for Data Contamination
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

VeriInteresting: An Empirical Study of Model Prompt Interactions in Verilog Code Generation
von: Collini, Luca, et al.
Veröffentlicht: (2026)

VeriCWEty: Embedding enabled Line-Level CWE Detection in Verilog
von: Roy, Prithwish Basu, et al.
Veröffentlicht: (2026)

VeriLeaky: Navigating IP Protection vs Utility in Fine-Tuning for LLM-Driven Verilog Coding
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

PrefixLLM: LLM-aided Prefix Circuit Design
von: Xiao, Weihua, et al.
Veröffentlicht: (2024)

Veritas: Deterministic Verilog Code Synthesis from LLM-Generated Conjunctive Normal Form
von: Roy, Prithwish Basu, et al.
Veröffentlicht: (2025)

LLMs for Secure Hardware Design and Related Problems: Opportunities and Challenges
von: Knechtel, Johann, et al.
Veröffentlicht: (2026)

RTL-Breaker: Assessing the Security of LLMs against Backdoor Attacks on HDL Code Generation
von: Mankali, Lakshmi Likhitha, et al.
Veröffentlicht: (2024)

Rome was Not Built in a Single Step: Hierarchical Prompting for LLM-based Chip Design
von: Nakkab, Andre, et al.
Veröffentlicht: (2024)

C2HLSC: Can LLMs Bridge the Software-to-Hardware Design Gap?
von: Collini, Luca, et al.
Veröffentlicht: (2024)

C2HLSC: Leveraging Large Language Models to Bridge the Software-to-Hardware Design Gap
von: Collini, Luca, et al.
Veröffentlicht: (2024)

Masala-CHAI: A Large-Scale SPICE Netlist Dataset for Analog Circuits by Harnessing AI
von: Bhandari, Jitendra, et al.
Veröffentlicht: (2024)

VeriThoughts: Enabling Automated Verilog Code Generation using Reasoning and Formal Verification
von: Yubeaton, Patrick, et al.
Veröffentlicht: (2025)

Automatically Improving LLM-based Verilog Generation using EDA Tool Feedback
von: Blocklove, Jason, et al.
Veröffentlicht: (2024)

From Natural Language to Silicon: The Representation Bottleneck in LLM Hardware Design
von: Fu, Weimin, et al.
Veröffentlicht: (2026)

Exploring the Agentic Frontier of Verilog Code Generation
von: Yubeaton, Patrick, et al.
Veröffentlicht: (2026)

Evaluating LLMs for Hardware Design and Test
von: Blocklove, Jason, et al.
Veröffentlicht: (2024)

TrojanLoC: LLM-based Framework for RTL Trojan Localization
von: Xiao, Weihua, et al.
Veröffentlicht: (2025)

Make Every Move Count: LLM-based High-Quality RTL Code Generation Using MCTS
von: DeLorenzo, Matthew, et al.
Veröffentlicht: (2024)

SENTAUR: Security EnhaNced Trojan Assessment Using LLMs Against Undesirable Revisions
von: Bhandari, Jitendra, et al.
Veröffentlicht: (2024)

TrojanGYM: A Detector-in-the-Loop LLM for Adaptive RTL Hardware Trojan Insertion
von: Sreekumar, Saideep, et al.
Veröffentlicht: (2026)

Configuration Over Selection: Hyperparameter Sensitivity Exceeds Model Differences in Open-Source LLMs for RTL Generation
von: Shao, Minghao, et al.
Veröffentlicht: (2026)

Retrieval-Guided Reinforcement Learning for Boolean Circuit Minimization
von: Chowdhury, Animesh Basak, et al.
Veröffentlicht: (2024)

Synthesis-in-the-Loop Evaluation of LLMs for RTL Generation: Quality, Reliability, and Failure Modes
von: Fu, Weimin, et al.
Veröffentlicht: (2026)

AutoVeriFix: Automatically Correcting Errors and Enhancing Functional Correctness in LLM-Generated Verilog Code
von: Tan, Yan, et al.
Veröffentlicht: (2025)

Need for zkSpeed: Accelerating HyperPlonk for Zero-Knowledge Proofs
von: Daftardar, Alhad, et al.
Veröffentlicht: (2025)

EvoVerilog: Large Langugage Model Assisted Evolution of Verilog Code
von: Guo, Ping, et al.
Veröffentlicht: (2025)

Revisiting VerilogEval: A Year of Improvements in Large-Language Models for Hardware Code Generation
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2024)

LLM-VeriPPA: Power, Performance, and Area Optimization aware Verilog Code Generation with Large Language Models
von: Thorat, Kiran, et al.
Veröffentlicht: (2025)

Spec2Cov: An Agentic Framework for Code Coverage Closure of Digital Hardware Designs
von: Lowe, Sean, et al.
Veröffentlicht: (2026)

VeriGRAG: Enhancing LLM-Based Verilog Code Generation with Structure-Aware Soft Prompts
von: Zhao, Jiayu, et al.
Veröffentlicht: (2025)

VerilogMonkey: Exploring Parallel Scaling for Automated Verilog Code Generation with LLMs
von: Niu, Juxin, et al.
Veröffentlicht: (2025)

Large Language Models (LLMs) for Electronic Design Automation (EDA)
von: Xu, Kangwei, et al.
Veröffentlicht: (2025)

ASCENT: Amplifying Power Side-Channel Resilience via Learning & Monte-Carlo Tree Search
von: Bhandari, Jitendra, et al.
Veröffentlicht: (2024)

VeriDispatcher: Multi-Model Dispatching through Pre-Inference Difficulty Prediction for RTL Generation Optimization
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

ReasoningV: Efficient Verilog Code Generation with Adaptive Hybrid Reasoning Model
von: Qin, Haiyan, et al.
Veröffentlicht: (2025)

MetRex: A Benchmark for Verilog Code Metric Reasoning Using LLMs
von: Abdelatty, Manar, et al.
Veröffentlicht: (2024)

Large Language Model for Verilog Code Generation: Literature Review and the Road Ahead
von: Yang, Guang, et al.
Veröffentlicht: (2025)

Large Language Model for Verilog Generation with Code-Structure-Guided Reinforcement Learning
von: Wang, Ning, et al.
Veröffentlicht: (2024)