STI-SNN: A 0.14 GOPS/W/PE Single-Timestep Inference FPGA-based SNN Accelerator with Algorithm and Hardware Co-Design

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autores principales:	Wang, Kainan, Yang, Chengyi, Yu, Chengting, Ang, Yee Sin, Wang, Bo, Wang, Aili
Formato:	Preprint
Publicado:	2025
Materias:	Hardware Architecture
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Internet

https://arxiv.org/abs/2506.08842