Buchumschlag

FPGA-Based Multiplier with a New Approximate Full Adder for Error-Resilient Applications

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Ranjbar, Ali, Esmaeili, Elham, Rafieisangari, Roghayeh, Shiri, Nabiollah
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

An Architectural Error Metric for CNN-Oriented Approximate Multipliers
von: Liu, Ao, et al.
Veröffentlicht: (2024)

Double Duty: FPGA Architecture to Enable Concurrent LUT and Adder Chain Usage
von: Pun, Junius, et al.
Veröffentlicht: (2025)

Noise-Resilient and Reduced Depth Approximate Adders for NISQ Quantum Computing
von: Gaur, Bhaskar, et al.
Veröffentlicht: (2024)

HALOC-AxA: An Area/-Energy-Efficient Approximate Adder for Image Processing Application
von: Ziad, Hasnain A., et al.
Veröffentlicht: (2025)

A Reconfigurable Multiplier Architecture for Error-Resilient Applications in RISC-V Core
von: Jaswal, Pragun, et al.
Veröffentlicht: (2026)

Analyzing the capabilities of HLS and RTL tools in the design of an FPGA Montgomery Multiplier
von: Ifrim, Rares, et al.
Veröffentlicht: (2025)

Approximate Multiplier Induced Error Propagation in Deep Neural Networks
von: Alahakoon, A. M. H. H., et al.
Veröffentlicht: (2025)

Novel Efficient Scalable QCA XOR and Full Adder Designs
von: Safaiezadeh, Behrouz, et al.
Veröffentlicht: (2023)

An Energy-Efficient Approximate Posit Multiply-Divide Unit
von: Thotli, Rishi, et al.
Veröffentlicht: (2026)

A Novel FPGA-based CNN Hardware Accelerator: Optimization for Convolutional Layers using Karatsuba Ofman Multiplier
von: Sarkar, Amit
Veröffentlicht: (2024)

Hardware-Efficient CNNs: Interleaved Approximate FP32 Multipliers for Kernel Computation
von: Gowda, Bindu G, et al.
Veröffentlicht: (2025)

Floating-Point Multiply-Add with Approximate Normalization for Low-Cost Matrix Engines
von: Alexandridis, Kosmas, et al.
Veröffentlicht: (2024)

Efficient Hardware Implementation of Modular Multiplier over GF (2m) on FPGA
von: Kumari, Ruby, et al.
Veröffentlicht: (2025)

Online Alignment and Addition in Multi-Term Floating-Point Adders
von: Alexandridis, Kosmas, et al.
Veröffentlicht: (2024)

AXON: An Automated Netlist Optimization Framework for High-Speed Adders
von: Yang, Tiantian, et al.
Veröffentlicht: (2026)

Floating Point HUB Adder for RISC-V Sargantana Processor
von: Bandera, Gerardo, et al.
Veröffentlicht: (2024)

HPR-Mul: An Area and Energy-Efficient High-Precision Redundancy Multiplier by Approximate Computing
von: Vafaei, Jafar, et al.
Veröffentlicht: (2024)

Small Logic-based Multipliers with Incomplete Sub-Multipliers for FPGAs
von: Böttcher, Andreas, et al.
Veröffentlicht: (2024)

Leveraging Highly Approximated Multipliers in DNN Inference
von: Zervakis, Georgios, et al.
Veröffentlicht: (2024)

Fast Bipartitioned Hybrid Adder Utilizing Carry Select and Carry Lookahead Logic
von: Balasubramanian, Padmanabhan, et al.
Veröffentlicht: (2024)

Cosmos: A CXL-Based Full In-Memory System for Approximate Nearest Neighbor Search
von: Ko, Seoyoung, et al.
Veröffentlicht: (2025)

UFO-MAC: A Unified Framework for Optimization of High-Performance Multipliers and Multiply-Accumulators
von: Zuo, Dongsheng, et al.
Veröffentlicht: (2024)

A Hybrid Residue Floating Numerical Architecture with Formal Error Bounds for High Throughput FPGA Computation
von: Darvishi, Mostafa
Veröffentlicht: (2026)

Semicustom Frontend VLSI Design and Analysis of a 32-bit Brent-Kung Adder in Cadence Suite
von: Singh, Yashvardhan
Veröffentlicht: (2025)

FPPS: An FPGA-Based Point Cloud Processing System
von: Zhou, Xiaofeng, et al.
Veröffentlicht: (2026)

Design and Implementation of BNN-Based Object Detection on FPGA
von: Zhao, Xuyu, et al.
Veröffentlicht: (2026)

Low Power Approximate Multiplier Architecture for Deep Neural Networks
von: Jaswal, Pragun, et al.
Veröffentlicht: (2025)

Designing Approximate Arithmetic Circuits with Combined Error Constraints
von: Češka, Milan, et al.
Veröffentlicht: (2022)

FPGA & VPU Co-Processing in Space Applications: Development and Testing with DSP/AI Benchmarks
von: Leon, Vasileios, et al.
Veröffentlicht: (2025)

Towards Employing FPGA and ASIP Acceleration to Enable Onboard AI/ML in Space Applications
von: Leon, Vasileios, et al.
Veröffentlicht: (2025)

Efficient Multi-Cycle Folded Integer Multipliers
von: Houraniah, Ahmad, et al.
Veröffentlicht: (2023)

SuperUROP: An FPGA-Based Spatial Accelerator for Sparse Matrix Operations
von: Parthasarathy, Rishab
Veröffentlicht: (2025)

High-Resolution, Multi-Channel FPGA-Based Time-to-Digital Converter
von: Jakli, Balazs, et al.
Veröffentlicht: (2024)

A System Development Kit for Big Data Applications on FPGA-based Clusters: The EVEREST Approach
von: Pilato, Christian, et al.
Veröffentlicht: (2024)

FPGA-Based Neural Network Accelerators for Space Applications: A Survey
von: Antunes, Pedro, et al.
Veröffentlicht: (2025)

RangeGuard: Efficient, Bounded Approximate Error Correction for Reliable DNNs
von: Ko, Hanum, et al.
Veröffentlicht: (2026)

DAISM: Digital Approximate In-SRAM Multiplier-based Accelerator for DNN Training and Inference
von: Sonnino, Lorenzo, et al.
Veröffentlicht: (2023)

A Scalable FPGA Architecture With Adaptive Memory Utilization for GEMM-Based Operations
von: Petropoulos, Anastasios, et al.
Veröffentlicht: (2025)

Revealing Untapped DSP Optimization Potentials for FPGA-Based Systolic Matrix Engines
von: Li, Jindong, et al.
Veröffentlicht: (2024)

tubGEMM: Energy-Efficient and Sparsity-Effective Temporal-Unary-Binary Based Matrix Multiply Unit
von: Vellaisamy, Prabhu, et al.
Veröffentlicht: (2024)