:: Library Catalog

Buchumschlag

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Heakl, Ahmed, Hashmi, Sarim, Abi, Chaimaa, Lee, Celine, Mahmoud, Abdulrahman
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Computation and Language Hardware Architecture Machine Learning Programming Languages Software Engineering
Online-Zugang:	https://arxiv.org/abs/2506.14606
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

From CISC to RISC: language-model guided assembly transpilation
von: Heakl, Ahmed, et al.
Veröffentlicht: (2024)

CASS: Nvidia to AMD Transpilation with Data, Models, and Benchmark
von: Heakl, Ahmed, et al.
Veröffentlicht: (2025)

The Argument for Meta-Modeling-Based Approaches to Hardware Generation Languages
von: Schreiner, Johannes, et al.
Veröffentlicht: (2024)

Guess & Sketch: Language Model Guided Transpilation
von: Lee, Celine, et al.
Veröffentlicht: (2023)

VFocus: Better Verilog Generation from Large Language Model via Focused Reasoning
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

A High-level Synthesis Toolchain for the Julia Language
von: Short, Benedict, et al.
Veröffentlicht: (2025)

Hardware.jl - An MLIR-based Julia HLS Flow (Work in Progress)
von: Short, Benedict, et al.
Veröffentlicht: (2025)

Retrofitting Control Flow Graphs in LLVM IR for Auto Vectorization
von: Fang, Shihan, et al.
Veröffentlicht: (2025)

Understanding Accelerator Compilers via Performance Profiling
von: Yorihiro, Ayaka, et al.
Veröffentlicht: (2025)

Bench4HLS: End-to-End Evaluation of LLMs in High-Level Synthesis Code Generation
von: Khan, M Zafir Sadik, et al.
Veröffentlicht: (2026)

LLM-aided explanations of EDA synthesis errors
von: Qiu, Siyu, et al.
Veröffentlicht: (2024)

Zero-Shot RTL Code Generation with Attention Sink Augmented Large Language Models
von: Sandal, Selim, et al.
Veröffentlicht: (2024)

Customizing a Large Language Model for VHDL Design of High-Performance Microprocessors
von: Dupuis, Nicolas, et al.
Veröffentlicht: (2025)

CoopetitiveV: Leveraging LLM-powered Coopetitive Multi-Agent Prompting for High-quality Verilog Generation
von: Mi, Zhendong, et al.
Veröffentlicht: (2024)

Compiler Testing With Relaxed Memory Models
von: Geeson, Luke, et al.
Veröffentlicht: (2023)

Zoozve: A Strip-Mining-Free RISC-V Vector Extension with Arbitrary Register Grouping Compilation Support (WIP)
von: Xu, Siyi, et al.
Veröffentlicht: (2025)

VeriCoder: Enhancing LLM-Based RTL Code Generation through Functional Correctness Validation
von: Wei, Anjiang, et al.
Veröffentlicht: (2025)

Using LLM such as ChatGPT for Designing and Implementing a RISC Processor: Execution,Challenges and Limitations
von: Hossain, Shadeeb, et al.
Veröffentlicht: (2024)

Weak Memory Demands Model-based Compiler Testing
von: Geeson, Luke
Veröffentlicht: (2024)

Structural Mutation Based Differential Testing for FPGA Logic Synthesis Compilers
von: Xu, Zhihao, et al.
Veröffentlicht: (2025)

A Novel HDL Code Generator for Effectively Testing FPGA Logic Synthesis Compilers
von: Xu, Zhihao, et al.
Veröffentlicht: (2024)

Scalable Software Testing in Fast Virtual Platforms: Leveraging SystemC, QEMU and Containerization
von: Jünger, Lukas, et al.
Veröffentlicht: (2025)

C2HLSC: Leveraging Large Language Models to Bridge the Software-to-Hardware Design Gap
von: Collini, Luca, et al.
Veröffentlicht: (2024)

ITHICA: Intra-Thread Instruction Checking Approach for Defect-Induced Silent Data Corruptions
von: Vavelidou, Ioanna, et al.
Veröffentlicht: (2026)

Quantifying Uncertainty in FMEDA Safety Metrics: An Error Propagation Approach for Enhanced ASIC Verification
von: Armato, Antonino, et al.
Veröffentlicht: (2026)

LeGend: A Data-Driven Framework for Lemma Generation in Hardware Model Checking
von: Miao, Mingkai, et al.
Veröffentlicht: (2026)

Optimizing High-Level Synthesis Designs with Retrieval-Augmented Large Language Models
von: Xu, Haocheng, et al.
Veröffentlicht: (2024)

VRank: Enhancing Verilog Code Generation from Large Language Models via Self-Consistency
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

Testing Resource Isolation for System-on-Chip Architectures
von: Ledent, Philippe, et al.
Veröffentlicht: (2024)

FLAG: Formal and LLM-assisted SVA Generation for Formal Specifications of On-Chip Communication Protocols
von: Shih, Yu-An, et al.
Veröffentlicht: (2025)

Using LLMs to Facilitate Formal Verification of RTL
von: Orenes-Vera, Marcelo, et al.
Veröffentlicht: (2023)

Offloading Data Center Tax
von: Revankar, Akshay, et al.
Veröffentlicht: (2025)

EquivFusion: Unifying Hardware Equivalence Checking from Algorithms to Netlists via MLIR
von: Zhu, Jiaying, et al.
Veröffentlicht: (2026)

UVMarvel: an Automated LLM-aided UVM Machine for Subsystem-level RTL Verification
von: Ye, Junhao, et al.
Veröffentlicht: (2026)

MEIC: Re-thinking RTL Debug Automation using LLMs
von: Xu, Ke, et al.
Veröffentlicht: (2024)

AutoINV: Automated Invariant Generation Framework for Formal Verification on High-Level Synthesis Designs
von: Zhou, Xiaofeng, et al.
Veröffentlicht: (2026)

FormalRTL: Verified RTL Synthesis at Scale
von: Li, Kezhi, et al.
Veröffentlicht: (2026)

A Vertically Integrated Framework for Templatized Chip Design
von: Kim, Jeongeun, et al.
Veröffentlicht: (2025)

DUET: Agentic Design Understanding via Experimentation and Testing
von: Smith, Gus Henry, et al.
Veröffentlicht: (2025)

Exploring Code Language Models for Automated HLS-based Hardware Generation: Benchmark, Infrastructure and Analysis
von: Gai, Jiahao, et al.
Veröffentlicht: (2025)