Buchumschlag

NeuroPDE: A Neuromorphic PDE Solver Based on Spintronic and Ferroelectric Devices

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Fu, Siqing, Wu, Lizhou, Li, Tiejun, Zhang, Chunyuan, Ma, Sheng, Zhang, Jianmin, Tang, Yuhan, Tang, Jixuan
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture B.7.1
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Spin-NeuroMem: A Low-Power Neuromorphic Associative Memory Design Based on Spintronic Devices
von: Fu, Siqing, et al.
Veröffentlicht: (2024)

MCPT-Solver: An Monte Carlo Algorithm Solver Using MTJ Devices for Particle Transport Problems
von: Fu, Siqing, et al.
Veröffentlicht: (2026)

RHS-TRNG: A Resilient High-Speed True Random Number Generator Based on STT-MTJ Device
von: Fu, Siqing, et al.
Veröffentlicht: (2023)

TOM: A Ternary Read-only Memory Accelerator for LLM-powered Edge Intelligence
von: Guan, Hongyi, et al.
Veröffentlicht: (2026)

DSPE: An Energy-Efficient Edge Processor for DeepSeek Inference with MerkleTree-based Incremental Pruning, Multi-Stage Boothing Lookup and Dynamic Adaptive Posit Processing
von: Zhang, Yuhan, et al.
Veröffentlicht: (2026)

Nonvolatile Charge-Domain Attention with HZO Ferroelectric Capacitors: A Simulation-Based Device-to-System Evaluation
von: Abouagour, Faris
Veröffentlicht: (2026)

Dataflow & Tiling Strategies in Edge-AI FPGA Accelerators: A Comprehensive Literature Review
von: Li, Richie
Veröffentlicht: (2025)

basic_RV32s: An Open-Source Microarchitectural Roadmap for RISC-V RV32I
von: Kang, Hyun Woo, et al.
Veröffentlicht: (2025)

RISCBench: Benchmarking RISC-V Orchestration Efficiency in FPGA and FPGA-Like Computing Engines
von: Ojika, Dave, et al.
Veröffentlicht: (2025)

A flexible framework for early power and timing comparison of time-multiplexed CGRA kernel executions
von: Aspros, Maxime Henri, et al.
Veröffentlicht: (2025)

RV-IM100: Quantifying ISA Extension, Datapath Width, and Pipeline Depth Trade-offs in RISC-V Microarchitectures
von: Kang, Hyunwoo
Veröffentlicht: (2026)

RISC-V Based TinyML Accelerator for Depthwise Separable Convolutions in Edge AI
von: Yildirim, Muhammed, et al.
Veröffentlicht: (2025)

Design and Implementation of an FPGA-Based Hardware Accelerator for Transformer
von: Li, Richie, et al.
Veröffentlicht: (2025)

Minimal Neuron Circuits -- Part I: Resonators
von: Nabil, Amr, et al.
Veröffentlicht: (2025)

Minimal Neuron Circuits: Bursters
von: Nabil, Amr, et al.
Veröffentlicht: (2025)

ECOLogic: Enabling Circular, Obfuscated, and Adaptive Logic via eFPGA-Augmented SoCs
von: Tashdid, Ishraq, et al.
Veröffentlicht: (2025)

Biological Intuition on Digital Hardware: An RTL Implementation of Poisson-Encoded SNNs for Static Image Classification
von: Das, Debabrata, et al.
Veröffentlicht: (2026)

Tensor-Compressed and Fully-Quantized Training of Neural PDE Solvers
von: Lu, Jinming, et al.
Veröffentlicht: (2025)

Time Domain Near Memory Computing Engine
von: Antal, Sarthak, et al.
Veröffentlicht: (2026)

InterPUF: Distributed Authentication via Physically Unclonable Functions and Multi-party Computation for Reconfigurable Interposers
von: Tashdid, Ishraq, et al.
Veröffentlicht: (2026)

Experimental Demonstration of an Optical Neural PDE Solver via On-Chip PINN Training
von: Zhao, Yequan, et al.
Veröffentlicht: (2025)

NeuroVM: Dynamic Neuromorphic Hardware Virtualization
von: Isik, Murat, et al.
Veröffentlicht: (2024)

NeuroAI Temporal Neural Networks (NeuTNNs): Microarchitecture and Design Framework for Specialized Neuromorphic Processing Units
von: Venkatachalam, Shanmuga, et al.
Veröffentlicht: (2026)

Hardware-Aware DNN Compression for Homogeneous Edge Devices
von: Zhang, Kunlong, et al.
Veröffentlicht: (2025)

LMB: Augmenting PCIe Devices with CXL-Linked Memory Buffer
von: Wang, Jiapin, et al.
Veröffentlicht: (2024)

GAP-LA: GPU-Accelerated Performance-Driven Layer Assignment
von: Zhao, Chunyuan, et al.
Veröffentlicht: (2025)

Accelerating OTA Circuit Design: Transistor Sizing Based on a Transformer Model and Precomputed Lookup Tables
von: Ghosh, Subhadip, et al.
Veröffentlicht: (2025)

CGRA4ML: A Hardware/Software Framework to Implement Neural Networks for Scientific Edge Computing
von: Abarajithan, G, et al.
Veröffentlicht: (2024)

GainSight: A Unified Framework for Data Lifetime Profiling and Heterogeneous Memory Composition
von: Li, Peijing, et al.
Veröffentlicht: (2025)

AutoPDR: Circuit-Aware Solver Configuration Prediction for Hardware Model Checking
von: Hu, Guangyu, et al.
Veröffentlicht: (2026)

Cohet: A CXL-Driven Coherent Heterogeneous Computing Framework with Hardware-Calibrated Full-System Simulation
von: Wang, Yanjing, et al.
Veröffentlicht: (2025)

MANTIS: A Mixed-Signal Near-Sensor Convolutional Imager SoC Using Charge-Domain 4b-Weighted 5-to-84-TOPS/W MAC Operations for Feature Extraction and Region-of-Interest Detection
von: Lefebvre, Martin, et al.
Veröffentlicht: (2024)

A 2.5-nA Area-Efficient Temperature-Independent 176-/82-ppm/°C CMOS-Only Current Reference in 0.11-$μ$m Bulk and 22-nm FD-SOI
von: Lefebvre, Martin, et al.
Veröffentlicht: (2024)

A nA-Range Area-Efficient Sub-100-ppm/°C Peaking Current Reference Using Forward Body Biasing in 0.11-$μ$m Bulk and 22-nm FD-SOI
von: Lefebvre, Martin, et al.
Veröffentlicht: (2024)

A 1.1- / 0.9-nA Temperature-Independent 213- / 565-ppm/$^\circ$C Self-Biased CMOS-Only Current Reference in 65-nm Bulk and 22-nm FDSOI
von: Lefebvre, Martin, et al.
Veröffentlicht: (2023)

A Hardware-Based Multi-Stage Dynamic Power Management Architecture for Autonomous Low-Light Operation
von: Kouzinopoulos, Charalampos S., et al.
Veröffentlicht: (2026)

Neuro-Photonix: Enabling Near-Sensor Neuro-Symbolic AI Computing on Silicon Photonics Substrate
von: Najafi, Deniz, et al.
Veröffentlicht: (2024)

A Full-System Simulation Framework for CXL-Based SSD Memory System
von: Wang, Yaohui, et al.
Veröffentlicht: (2025)

Governance at the Edge of Architecture: Regulating NeuroAI and Neuromorphic Systems
von: Kashif, Afifah, et al.
Veröffentlicht: (2026)

A Review of Memory Wall for Neuromorphic Computing
von: Le, Dexter, et al.
Veröffentlicht: (2025)