Deep-Learning-Based Pre-Layout Parasitic Capacitance Prediction on SRAM Designs

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autores principales:	Shen, Shan, Yang, Dingcheng, Xie, Yuyang, Pei, Chunyan, Yu, Wenjian, Yu, Bei
Formato:	Preprint
Publicado:	2025
Materias:	Machine Learning Hardware Architecture Systems and Control
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Internet

https://arxiv.org/abs/2507.06549