Hybrid Systolic Array Accelerator with Optimized Dataflow for Edge Large Language Model Inference

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Chen, Chun-Ting, Mun, HanGyeol, Meng, Jian, Abdelfattah, Mohamed S., Seo, Jae-sun
Format:	Preprint
Publié:	2025
Sujets:	Hardware Architecture Artificial Intelligence
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2507.09010