SpeedLLM: An FPGA Co-design of Large Language Model Inference Accelerator

Fuente: arXiv
Salvato in:
Dettagli Bibliografici
Autori principali: Wang, Peipei, Guan, Wu, Liang, Liping, Wang, Zhijun, Luo, Hanqing, Zhang, Zhibin
Natura: Preprint
Pubblicazione: 2025
Soggetti:
Accesso online:
Tags: Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!