SpeedLLM: An FPGA Co-design of Large Language Model Inference Accelerator

Fuente: arXiv
Guardado en:
Detalles Bibliográficos
Autores principales: Wang, Peipei, Guan, Wu, Liang, Liping, Wang, Zhijun, Luo, Hanqing, Zhang, Zhibin
Formato: Preprint
Publicado: 2025
Materias:
Acceso en línea:
Etiquetas: Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!