Buchumschlag

ReGate: Enabling Power Gating in Neural Processing Units

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Xue, Yuqi, Huang, Jian
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Hardware-Assisted Virtualization of Neural Processing Units for Cloud Platforms
von: Xue, Yuqi, et al.
Veröffentlicht: (2024)

TRAPTI: Time-Resolved Analysis for SRAM Banking and Power Gating Optimization in Embedded Transformer Inference
von: Klhufek, Jan, et al.
Veröffentlicht: (2026)

A Hybrid Delay Model for Interconnected Multi-Input Gates
von: Ferdowsi, Arman, et al.
Veröffentlicht: (2024)

SkyByte: Architecting an Efficient Memory-Semantic CXL-based SSD with OS and Hardware Co-design
von: Zhang, Haoyang, et al.
Veröffentlicht: (2025)

Dynamic Power Control in a Hardware Neural Network with Error-Configurable MAC Units
von: Ghaderi, Maedeh, et al.
Veröffentlicht: (2024)

NeuroAI Temporal Neural Networks (NeuTNNs): Microarchitecture and Design Framework for Specialized Neuromorphic Processing Units
von: Venkatachalam, Shanmuga, et al.
Veröffentlicht: (2026)

OptGM: An Optimized Gate Merging Method to Mitigate NBTI in Digital Circuits
von: Hajisadeghi, Amir M., et al.
Veröffentlicht: (2025)

Field-Programmable Gate Array Architecture for Deep Learning: Survey & Future Directions
von: Boutros, Andrew, et al.
Veröffentlicht: (2024)

Unlocking the AMD Neural Processing Unit for ML Training on the Client Using Bare-Metal-Programming Tools
von: Rösti, André, et al.
Veröffentlicht: (2025)

FastCaps: A Design Methodology for Accelerating Capsule Network on Field Programmable Gate Arrays
von: Rahoof, Abdul, et al.
Veröffentlicht: (2025)

Theoretical Analysis of the Efficient-Memory Matrix Storage Method for Quantum Emulation Accelerators with Gate Fusion on FPGAs
von: Le, Tran Xuan Hieu, et al.
Veröffentlicht: (2024)

RTGPU: Real-Time Computing with Graphics Processing Units
von: Gheibi-Fetrat, Atiyeh, et al.
Veröffentlicht: (2025)

e-GPU: An Open-Source and Configurable RISC-V Graphic Processing Unit for TinyAI Applications
von: Machetti, Simone, et al.
Veröffentlicht: (2025)

Instruction-Based Coordination of Heterogeneous Processing Units for Acceleration of DNN Inference
von: Petropoulos, Anastasios, et al.
Veröffentlicht: (2025)

DeepGate4: Efficient and Effective Representation Learning for Circuit Design at Scale
von: Zheng, Ziyang, et al.
Veröffentlicht: (2025)

GateKeeper-GPU: Fast and Accurate Pre-Alignment Filtering in Short Read Mapping
von: Bingöl, Zülal, et al.
Veröffentlicht: (2021)

CapsBeam: Accelerating Capsule Network based Beamformer for Ultrasound Non-Steered Plane Wave Imaging on Field Programmable Gate Array
von: Rahoof, Abdul, et al.
Veröffentlicht: (2025)

Resource Utilization of Differentiable Logic Gate Networks Deployed on FPGAs
von: Wormald, Stephen, et al.
Veröffentlicht: (2026)

Insights from Basilisk: Are Open-Source EDA Tools Ready for a Multi-Million-Gate, Linux-Booting RV64 SoC Design?
von: Sauter, Philippe, et al.
Veröffentlicht: (2024)

GraNNite: Enabling High-Performance Execution of Graph Neural Networks on Resource-Constrained Neural Processing Units
von: Das, Arghadip, et al.
Veröffentlicht: (2025)

Gate--Level Statistical Timing Analysis: Exact Solutions, Approximations and Algorithms
von: Mishagli, Dmytro, et al.
Veröffentlicht: (2024)

Containerized In-Storage Processing and Computing-Enabled SSD Disaggregation
von: Kwon, Miryeong, et al.
Veröffentlicht: (2025)

A Hardware-Aware Gate Cutting Framework for Practical Quantum Circuit Knitting
von: Ren, Xiangyu, et al.
Veröffentlicht: (2024)

Enabling Efficient Transaction Processing on CXL-Based Memory Sharing
von: Wang, Zhao, et al.
Veröffentlicht: (2025)

RPU -- A Reasoning Processing Unit
von: Adiletta, Matthew, et al.
Veröffentlicht: (2026)

PPU: Design and Implementation of a Pipelined Full Posit Processing Unit
von: Rossi, Federico, et al.
Veröffentlicht: (2023)

Fast Virtual Gate Extraction For Silicon Quantum Dot Devices
von: Che, Shize, et al.
Veröffentlicht: (2024)

Shared-PIM: Enabling Concurrent Computation and Data Flow for Faster Processing-in-DRAM
von: Mamdouh, Ahmed, et al.
Veröffentlicht: (2024)

zkPHIRE: A Programmable Accelerator for ZKPs over HIgh-degRee, Expressive Gates
von: Daftardar, Alhad, et al.
Veröffentlicht: (2025)

Jack Unit: An Area- and Energy-Efficient Multiply-Accumulate (MAC) Unit Supporting Diverse Data Formats
von: Noh, Seock-Hwan, et al.
Veröffentlicht: (2025)

Asynchronous Memory Access Unit: Exploiting Massive Parallelism for Far Memory Access
von: Wang, Luming, et al.
Veröffentlicht: (2024)

Instruction Scheduling in the Saturn Vector Unit
von: Zhao, Jerry, et al.
Veröffentlicht: (2024)

Reuse and Blend: Energy-Efficient Optical Neural Network Enabled by Weight Sharing
von: Xu, Bo, et al.
Veröffentlicht: (2024)

An Energy-Efficient Approximate Posit Multiply-Divide Unit
von: Thotli, Rishi, et al.
Veröffentlicht: (2026)

Quantum Hardware Roofline: Evaluating the Impact of Gate Expressivity on Quantum Processor Design
von: Kalloor, Justin, et al.
Veröffentlicht: (2024)

Table-Lookup MAC: Scalable Processing of Quantised Neural Networks in FPGA Soft Logic
von: Gerlinghoff, Daniel, et al.
Veröffentlicht: (2024)

MTU: The Multifunction Tree Unit for Accelerating Zero-Knowledge Proofs
von: Mo, Jianqiao, et al.
Veröffentlicht: (2025)

PowerFlow-DNN: Compiler-Directed Fine-Grained Power Orchestration for End-to-End Edge AI Inference
von: Chen, Paul, et al.
Veröffentlicht: (2026)

TPU-Gen: LLM-Driven Custom Tensor Processing Unit Generator
von: Vungarala, Deepak, et al.
Veröffentlicht: (2025)

Hardwired-Neurons Language Processing Units as General-Purpose Cognitive Substrates
von: Liu, Yang, et al.
Veröffentlicht: (2025)